今天这篇文章来自北卡罗来纳，主要内容是研究不同版图布局的27nm栅氧SiCJBSFET器件特性，
关于JBSFET，见这篇文章，
简言之，就是在MOSFET中集成JBS，以改善第三象限特性。
不同版图布局的SiCMOSFET性能差异，此前已有报道，
文献解读——条形、方形和六角元胞SiCMOSFET的UIS能力
27nm栅氧650V器件，作者团队也已研究，
1200VSiCJBSFET器件研究，同样已有先例，
这篇文章的工作，就是将以上创新缝合在一起，
不同版图布局、27nm栅氧和JBSFET，三者兼具，构成一篇新论文。
如果各位要写论文，不妨借鉴一下这思路。
本文采用的不同版图布局，包括条形、六角和八角，
外延参数6μm/2.4e16cm-3，JFET宽度1.5μm，JFET区浓度5.4e16cm-3，终端采用混合JTE结构，在X-Fab代工
图片来源：网络
器件剖面图如上，无论哪种版图，剖面图相同，
WSCH为半元胞肖特基接触长度，在此集成JBS二极管，
图片来源：网络
如上，不同区域掺杂浓度分布，
左图是半导体近表面，平行于AA’方向，各区域浓度分布，肖特基区域的N型掺杂浓度与JFET区N型掺杂浓度一致。
右图是P阱和P+区在垂直方向的浓度分布。
通过优化P阱表面浓度，在27nm栅氧厚度下，获得2-2.5V阈值电压。
图片来源：网络
27nm、55nm器件迁移率曲线如上，
27nm器件，在15V栅驱下，峰值迁移率17cm2/V·s，且更快地达到峰值，55nm器件，在20V栅驱下，峰值迁移率15.5cm2/V·s，且上升速率更慢，换言之，即使27nm器件采用15V栅偏，也能最大程度降低沟道电阻的影响。
图片来源：网络
两种器件的迁移率分布map图如上，
左边是55nm器件（20V栅驱），右边是27nm器件（15V栅驱），两片的迁移率分布都比较均匀，
图片来源：网络
不同版图布局如上，（a）为条形,（b）为六边形，（c）和（d）分别为两种八边形，
两种八边形的区别，在于多晶硅孔、源极区域孔的相对大小，
（c）的多晶硅孔相对更大，（d）的源极区域孔相对更大。
橙色区域为JBS，无论哪种布局，均为深蓝色P+区域包裹，
四种布局标注的AA’处的剖面，均为第一张图所示结构，各位可以对照这两张图，想象一下各部分区域的对应关系，对理解芯片全貌非常有用。
（d）所示的八边形设计，WSCH远大于其他三种（2.8μm），以进一步降低JBS导通压降，代价是沟道密度降低、导通电阻增大且漏电流增大。
图片来源：网络
四种版图布局的设计细节如上，
相比条形元胞，八边形元胞本会提升沟道密度，降低JFET区密度（OctA），
而OctB为了增大WSCH，调整多晶硅孔、源极区域孔的相对比例，使其JFET区密度进一步降低，沟道密度也降至低于条胞水平，
换言之，为了第三象限特性，大幅牺牲正向导通特性。
另外，六角元胞的沟道密度和JFET区密度均高于其他几种，这点也值得注意。
倒数第三项是GateOverlapArea（栅极交叠面积），该值越大，栅电容越大。
接下来，进行测试，
图片来源：网络
四种器件的BV曲线如上，
条形器件BV为820V，漏电在约260V时开始增大，
六角器件BV为715V，漏电在约320V时开始增大，且出现Snapback现象，
Oct_A器件BV为850V，650V下漏电仍然低于10nA，
Oct_B器件BV为790V，漏电在约200V时开始增大。
四种器件的BV均满足额定电压650V要求，但阻断行为有所差异，为何如此？
图片来源：网络
如上，四种器件肖特基接触中央位置的电场分布，
Oct-A的电场最大，因其肖特基接触宽度WSCH最大，
Oct-B的电场最小，条形、六角的电场相仿，
这里要说明，虽然六角的WSCH（1.5μm）较条形（1.0μm）更大，但因为圆柱结屏蔽作用更强，电场强度与条形器件接近。
Oct-B既具备较小的WSCH（1.1μm），又存在圆柱结屏蔽作用，因此电场强度最低。
你可以看到图中有一虚线，对应1.5MV/cm，
当漏极偏置分别达到200V、310V、310V和500V时，Oct_B、线性、六边形和Oct_A单元的肖特基接触中心处的电场强度分别达到1.5MV/cm，
这与阻断曲线的表现大致对应，
换言之，四种器件漏电增加的先后，追根究底，源于肖特基界面电场强度提升速度的不同，这又源自四种结构屏蔽作用的强弱。
图片来源：网络
四种器件的正向导通曲线和转移曲线如上，
条胞器件平均Ron,sp为6.4mΩ·cm2，最优Ron,sp为4.7mΩ·cm2，
六角器件平均Ron,sp为5.3mΩ·cm2，最优Ron,sp为4.7mΩ·cm2，
Oct-A器件平均Ron,sp为6.9mΩ·cm2，最优Ron,sp为6.3mΩ·cm2，
Oct-B器件平均Ron,sp为10.5mΩ·cm2，最优Ron,sp为9.3mΩ·cm2，
六角的电阻最小，Oct-B的电阻最大。
四种器件Vth均为2V左右，微弱差异是由不同沟道密度引起。
图片来源：网络
这张图，很有意思，
横轴为Ron,sp，左轴为沟道密度，右轴为JFET区密度，
位置越靠左，电阻越低，
最左边是六角器件，因其沟道密度和JFET区密度都最高，
最右边是Oct_B器件，因其沟道密度和JFET区密度都最低，
中间两种电阻相仿。
图片来源：网络
四种器件第三象限特性如上，
Oct_B与条胞的曲线几乎一致，Oct-A与六角的曲线几乎一致，
四种器件的VF均有明显降低，表明第三象限下由JBS续流。
图片来源：网络
四种器件静态性能对比如上，
阻断、导通、阈值、三象限俱已分析，不赘述。
图片来源：网络
四种器件的电容曲线和栅电荷曲线如上，
条胞器件输入电容最小，
八边形器件输入电容最大，因其用于多晶硅互连的栅条会产生额外电容，
与第一张表对比会发现，GateOverlapArea（栅极交叠面积）越大，栅电容确实越大，符合预期。
四种器件输出电容几乎相同，因为有源区面积相同，结面积几乎相同。
Crss有明显差异，
八边形器件的Crss最小，六角器件的Crss最大，
相比Oct_A器件，条胞器件和六角器件的Crss分别是其3倍、6倍，
这与此前文献的结论一致——八角元胞可提升器件高频特性。
图片来源：网络
如上，横轴是JFET区密度，左轴是栅电容，右轴是栅电荷，
相关性非常明显，即，JFET区密度越大，栅电容和栅电荷越大，
对比几种器件，看得非常清楚，
Oct_A器件的JFET区密度约为条胞器件的1/2，六角器件的JFET区密度约为条胞器件的2倍，这与栅电荷测试结果相符。
图片来源：网络
四种器件的动态性能对比如上，不赘述。
最后比较几种器件的品质因数，
图片来源：网络
如上，两种八角器件，高频品质因数明显小于条胞和六角（越小越好），表明八角器件对高频性能的优化明显。
另外注意Ciss/Crss，该值越大，器件在高dV/dt工况下工作的动态可靠性越佳，
八角设计可以明显提升Ciss/Crss。
小结：
1、制备条形、六角和八角27nm栅氧650VSiCJBSFET，对比性能，
2、相比条形元胞，Oct_A会提升沟道密度，降低JFET区密度，
而Oct_B为了增大WSCH，调整多晶硅孔、源极区域孔的相对比例，使其JFET区密度进一步降低，沟道密度也降至低于条胞水平，
六角元胞的沟道密度和JFET区密度均高于其他几种，因此导通电阻最低，栅电容和栅电荷最大。
3、四种器件阻断行为有所差异，漏电增加有先有后，追根究底，源于肖特基界面电场强度提升速度的不同，这又源自四种结构屏蔽作用的强弱，
4、六角器件电阻最小，Oct-B器件电阻最大，四种器件Vth均为2V左右，
5、八角元胞可明显提升器件高频性能，提升Ciss/Crss。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
点击下方图片免费领取产品规格书
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
