摘要：
目前的高压保护开关缓冲电路参数设计缺乏相关理论设计方法，同时缓冲电路方案由于设计过程中并未考虑分布电容影响，因此均为等参数设计方案，这种方法均压效果不够理想。为了解决目前参数设计中存在的问题，首先建立了含缓冲电路和杂散电感的MOSFET模型并对其关断过程进行了分析，从而得到了抑制电压尖峰的缓冲电路理论设计方法及表达式。针对串联均压未考虑分布电容的问题，通过构造等电位点，建立了含有分布电容的等效电路并进行分析，根据电荷方程等式得到了缓冲电路非等参数设计方法及表达式，该参数设计方法可以补偿分布电容造成的电压分布不均，并更好地指导高压保护开关的均压方案设计。为了验证参数设计的合理性进行了仿真分析，结果表明，最终得到的整体设计方案可以满足尖峰抑制以及均压的设计要求。
电子回旋共振加热（ECRH）和中性束注入（NBI）加热是进行核聚变相关实验的重要辅助加热方式，然而，ECRH系统的核心部件电子回旋管和NBI系统的离子源加速极非常脆弱，当发生过压、过流、打火等故障时必须在极短时间内可靠切断电源，限制涌向负载的能量，仅仅依赖电源本身关断输出具有关断时间长、关断尖峰大、可靠性低等缺点。高压保护开关是ECRH系统和NBI加速极电源调试运行时的关键设备，其主要作用是在负载发生故障时辅助功率变换级逆变器切断故障电流，降低电源关断时间和减少加速极电源溢出到负载的焦耳能量，同时肩负着保护电源本体的重任。因此关断时间及溢出能量是设计保护开关的关键性能指标。通常通过串联大量的半导体器件可以使高压保护开关达到相应的高电压等级，但由于半导体器件特性、驱动电路性能与主电路参数等之间的差异，高压开关内部会出现器件电压不均衡的现象，随着串联器件数目的增加，严重时甚至会导致开关的损坏。
20世纪90年代，国外开始大范围研究高压固态开关，期间美国T.F.Podlesak等人研制了一种由5个GTO串联而成耐压5kV的固态开关，导通时间仅需几μs。1995年，意大利A.Consoli等人提出一种利用并联电容电阻的动态均压方法，为串联器件的开关同步研究提供了思路，并在此基础上设计了一款IGBT串联开关。1997年G.Renz等人串联8个4.5kV的IGBT研制了耐压20kV的高压固态开关，并利用此开关配合加速器电源得到可靠的高压脉冲。在大型工程领域，高压固态开关也硕果累累。2007年，ABB公司推出一款基于串联IGCT的固态开关方案，参数达到12kV/4000A，导通时间小于2μs。目前国内高压固态开关研究主要应用于高压直流输电和动车机车的启动与停止等领域，对聚变辅助加热装置领域高压固态开关的研究并不充分。与高压直流输电相比，国内外各个辅助加热装置参数具有相近的电压等级，但电流等级却小得多，因此已被广泛研究与应用于高压直流输电领域的诸多混合式高压开关，由于成本、体积等原因，也并不适用于聚变辅助加热装置。与此同时，目前高压开关均压方法均基于定性分析及实验测试，缺乏理论基础，同时没有描述不均衡电压的精确解析模型。缓冲电路参数设计方法多基于经验公式和实测结果，缺乏相关理论设计方法。比对，目前的缓冲电路方案由于无源组件设计过程中并未考虑杂散参数影响，因此均为等参数设计方案，这种方法忽略了杂散参数影响，均压效果不够理想。本文对目前聚变领域的高压保护开关拓扑进行了分析。并对含有缓冲电路的高压保护开关整体电路进行了建模分析，得到关断电压尖峰值与电路参数之间的表达式，从而指导缓冲电容和缓冲电阻的参数设计。本文还对含有分布电容的串联均压电路进行了建模分析，对非等参数的保护开关串联均压缓冲电路进行了优化参数设计，并通过仿真验证了关断模型分析及参数设计的有效性。
1.聚变高压保护开关方案均压拓扑分析
目前聚变领域的高压保护开关的研究基于SiCMOSFET器件，华中科技大学磁约束聚变与等离子体国际合作联合实验室首先分析了SiCMOSFET的基本特性，阐述了它在高压应用时的理论优势。随后开展了SiCMOSFET与SiIGBT的动静态性能对比，通过实验论证了MOSFET的实践优势，同时讨论了其应用难点。接着，提出了一种新的基于电压钳位拓扑的串联均压方案，对其结构和原理进行了详细的分析和介绍，同传统均压电路进行了对比。最后，基于新型均压方案提出了一种高压开关方案，包括供电方案及触发驱动方案。
在此基础上，研制了一套40kV/20A高压开关样机并进行了详细的测试。其中主要的电路拓扑提出了一种电压钳位型串联均压电路，其拓扑如图1所示，通流支路为MOSFETT1，钳位电路包括钳位二极管D1、均压电容C1、电容放电电阻R1及压敏电阻Z1。
当T1导通时，其原理如图2（a）所示，负载电流通过T1流动，同时存储于C1中的能量通过R1、Z1泄放；当T1关断时，其原理如图2（b）所示，VC为电容电压，T1电压迅速上升至VC并略有超调，导致D1导通，C1接入电路中，使T1的等效并联电容增加。此时负载电流同时会向C1充电，由于C1值较大，因此T1电压上升速度相对C1未接入前变缓，呈现两段式变化。
另外电路中存在不可避免的杂散电感，其储能随着负载电流的增加而增加，该杂散能量也由C1吸收，保证T1过压峰值在合理范围内。
对于单个MOSFET，该均压电路可以很好地限制过电压，同时，由于C1只在T1两端电压超过VC时才被接入电路充电，因此对于关断时间的影响很小。串联MOSFET电路同样将受益于该均压拓扑，串联器件中最早关断的MOSFET的电压上升率会受到C1钳制，而不会让其过早地承受整个电源电压。Z1是一种非线性、非欧姆特性的压敏电阻。随着MOSFET的反复关断，杂散电感所储存的能量会被转移至均压电容中导致均压电容电压持续升高，当VC达到Z1击穿电压时，Z1导通，导致C1的并联等效电阻迅速减小，从而使VC因放电而快速降低，保证T1、C1不因能量累积过大而过压损坏。
此外，华中科技大学磁约束聚变与等离子体国际合作联合实验室还针对ECRH系统设计了一套55kV/25A高压固态开关方案。提出了基于缓冲箝位电路的新型拓扑，其优点为关断速度快、过载能力强和反向电流抑制能力强等。在对该拓扑进行原理分析基础上完成了参数计算和器件选型，在详细分析了可靠性、隔离性基础上设计了一套控制、驱动及辅助供电方案。其中单个开关管的均压拓扑如图3所示。
其中开关管T1和二极管D2成一路桥臂，开关管T2和二极管D1成另一路桥臂，R1为电容放电电阻，R2为均压电阻，D3箝位二极管，C1缓冲电容。通过开断T1、T2使模块对外呈现开关特性。工作过程如下：首先T1、T2关断，电源端输出高压或者由单独的充电电源为缓冲电容C1充电，稳态后T1、T2、C1两端电压均等于整个模块承受电压。当导通信号发出时，T1或T2中的一个导通（不妨假设T1导通），整个子开关模块呈导通状态。放电结束或者出现短路时，关断信号发出，导通的开关管（T1）关断，整个子开关模块呈管关断状态。如果短路电流过大，则原先关断的开关管（T2）先导通一个极短的时间，使两个桥臂均分短路电流后，T1、T2再一起关断。至此，一次完整的放电过程结束。
表1列出了各个工作模式的开关通断状态；图4为各个工作模式的示意图，其中过流均流模式如图4（a）所示，导通放电模式如图4（b）所示，过流关断模式如图4（c）所示。其中回路总电压稳态值为V1，回路总电流稳态值为i1。
这两种拓扑方案均有效地抑制了器件的关断电压尖峰，改善了关断时的电压分布情况，同时无需额外的反馈控制来调整触发时间，具有简单易行的特点。但也存在一定的不足，例如缓冲电路参数设计基于经验公式和实测结果，缺乏相关的理论设计方法，并且没有考虑杂散电感以及分布电容的影响，因此需要进行进一步的优化研究。
2.含缓冲电路的MOSFET关断过程分析
由于目前高压开关的缓冲电路设计方法多基于经验公式和实测结果，缺乏相关理论设计方法。同时目前的缓冲电路方案由于无源组件设计过程中并未考虑杂散参数影响，因此具有一定的局限性。因此本节对含有缓冲电路的MOSFET关断过程进行了分析，缓冲电路采用工业应用中广泛采用的RCD型，分析电路示意图如图5所示。
电路中Rg为栅极电阻，L为负载电感，id为关断过程中的主回路电流，MOSFET开启状态下的主回路恒定电流为ID。MOSFET中需要考虑的关键寄生元件包括栅源极电容Cgs，栅漏极电容Cgd，漏源极电容Cds，同时由于关断过程中栅漏极电容Cgd、漏源极电容Cds的值会发生变化，因此用Cgd1和Cgd2以及Cds1和Cds2表示不同值。同时考虑源极电感Ls1和漏极电感Ld1。MOSFET的输出电容Ciss=Cgs+Cgd，输出电容Coss=Cds+Cgd，功率回路中以及MOSFET外部的所有电感集中在一起，并且由Ls2和Ld2表示，因此源极端子处的总电感Ls=Ls1+Ls2，漏极端子处的总电感Ld=Ld1+Ld2。
在模型分析中考虑了以下假设：（1）由于栅极驱动电阻Rg限制栅极电流及变化率，因此栅极电感Lg的影响可以忽略不计；（2）Cgs和Cds为了分析的简单性，采用了将它们表示为两个离散值的常用方法；（3）在漏源极电压降到低电平之前，假定缓冲电路电容两端的电压在输出电压VDD处保持恒定，以简化分析。因为缓冲电路的时间常数RsnCsn远远大于MOSFET的开关时间。
基于以上假设，MOSFET的工作模式及寄生电容的离散值如表2所示。
在表2中，V表示电压，Vgs表示栅源极电压，Vds表示漏源极电压，Vth表示门槛电压，VGG表示栅极电压源电压，VDD为输出电压。Rds(on)为MOSFET处于开启状态时的漏源极电阻。并且Cgd1≪Cgd2并且Cds1≪Cds2。
根据图5所示电路对MOSFET关断过程进行分析，为了研究缓冲电路的影响，将对含有缓冲电路以及不含缓冲电路两种情况的关断过程进行比较。在初始时刻，MOSFET处于开启状态，此时的漏源电压Vds=IDRds(on)，栅源电压Vgs=VGG。
SiCMOSFET关断波形如图6所示。
Vmiller表示不加缓冲电路时的开关管米勒平台电压，Vmiller1表示含有缓冲电路时的开关管米勒平台电压，Vpeak为不加缓冲电路时的漏源电压峰值，Vds(on)为MOSFET开启状态时的漏源电压，关断过程中流过MOSFET支路的电流为ID1。
（1）第一阶段为关断延迟阶段（t0-t1），栅极信号被设置为零，关断信号发出后，Ciss放电，Vgs迅速下降至米勒电压，此时Vgs尚未低于门槛电压Vth，因此Vds不会上升，缓冲电路不会开始工作。此时MOSFET在欧姆区工作，漏极电流不变，Ls的影响可以忽略不计。当缓冲电路未工作并且没有电流流过时，Csn两端的电压仍然等于Vds（on）。在这一阶段，Vgs可表示为
式中：τ1为第一阶段时长，τ1=Rg（Cgs+Cgd）并且Cgd=Cgd2。
（2）第二阶段为电压上升I阶段（t1-t2），由于米勒效应，Ciss大大增加，Cgd的放电电流使Vds略有上升，此时ID基本没有下降。随着Vds上升，缓冲电路开始工作，缓冲电容Csn开始充电，由于此时Vgs保持不变，因此可以
联立式（2）和式（3）可得
此时MOSFET处于线性工作区，此时回路总电流为ID，流过MOSFET支路的电流为ID1，Vgs可表示为
式中：gfs为MOSFET的跨导，Vth为MOSFET的门槛电压。
由此可以得到流过MOSFET支路的电流
转化得到
从式（7）可以看出，Csn越大，ID1越小，但由于RCD缓冲电路的缓冲电容通常不会很大，此外由于Cgd较大，因此在此阶段ID1接近ID,可以假设漏电流保持不变。理想情况下，漏电流保持恒定，漏源电压保持在其米勒电压。这允许忽略Ls和为Cgd以及Cds充电的小电流。在这种情况下，可以得到以下关系式
其中Cgd=Cgd2，Vgs=Vmiller。
在这一阶段结束时，Vds上升到Vmiller−Vth，MOSFET开始在饱和区运行。
（3）第三阶段为电压上升II阶段（t2-t3），在此阶段MOSFET处于饱和期，Vds继续上升直到达到VDD，当Cgd变为较小的值Cgd1时，电压变化率将比前一级更快。根据式（7），当Cgd变为较小的值Cgd1时，流过MOSFET支路漏电流将变为ID1，并且此时ID1不能近似为与ID相等，漏极电流减小后，Vgs也会减小到Vmiller1。与没有缓冲电路的MOSFET相比，这一阶段的dVds/dt会更小一些，因此存在缓冲电路时的电压上升时间会比不存在缓冲电路时的电压上升时间长。
（4）第四阶段为电流下降阶段（t3-t4），在这一阶段Cgd放电结束，米勒效应消失，Vgs退出米勒平台继续下降至Vth。其间id迅速下降，Vds继续上升。栅源电压Vgs及漏极电流id可表示为
其中τr=Rg（Cgs+Cgd1）+Lsgfs。
如果不含缓冲电路，ID1将增大变为ID，而时间常数并没有发生改变，因此电流下降的时间会上升。
这一阶段是发生电压过冲的阶段，二极管正向导通，缓冲电路抑制MOSFET上额外的电压应力。根据能量守恒定律，不加缓冲电路时的电压超调可近似为
式中：Vpeak为不加缓冲电路时的Vds电压峰值。当MOSFET工作在饱和区时发生电压过冲，此时的输出电容Coss1取值为Coss1=Cgd1+Cds1。
（5）第五阶段为关闭阶段（t4-t5），Cgs继续放电至稳定状态，在寄生电容和杂散参数作用下，Vgs存在尖峰，从Vth降低为断态电压，id降为泄漏电流，SiCMOSFET完全关断，工作在截止区域。
3.电压尖峰抑制电路参数设计方法
3.1关断过程配置方案分析
根据以上对于含有缓冲电路的MOSFET关断过程的分析，可以得到关断过程的相关配置关系。电压尖峰产生的阶段为电流下降阶段（t3-t4），在电流下降阶段及关闭阶段中id迅速下降，根据式（11），当id下降为零时，有
式中：I0是流过MOSFET的电流，在没有缓冲电路时I0=ID，在有缓冲电路时I0=ID1；△t是电流从I0变为零的时间间隔，τг为第二和第三阶段总时间；式（13）可表示为
电流近似为线性变化，所以可以求出电流变化率为
其中Vmiller0是Vgs在t3时刻的电压，在没有缓冲电路时Vmiller0=Vmiller，在有缓冲电路时Vmiller0=Vmiller1。
在没有缓冲电路的情况下，MOSFET关断过程中产生的电压应力
3.2缓冲电容参数设计方法
缓冲电容用来储存杂散电感的能量从而限制电压应力，不加缓冲电路时电压超调可近似为式（12），加入缓冲电路后希望达到的电压为mVDD，其中m为希望达到的电压超调系数。因此可以得到
因此可以得到缓冲电容的表达式为
Vpeak产生的原因是由于电路中存在源极和漏极端子处的电感，其表达式为
定义
则Vpeak=aVDD，由此可以得到缓冲电容的简化表达式
其中
因此当设置了设计希望达到的电压超调系数m后，
时，缓冲电容设计值可以满足电压尖峰抑制的设计要求。
3.3 缓冲电阻参数设计方法
缓冲电阻的参数设计需要考虑以下三个方面。
（1）需要确保缓冲电容器在MOSFET导通之前完全放电。因此缓冲电路的时间常数被选择为不超过开关的最小导通时间的四分之一。因此需要满足
式中：Ton(min)为MOSFET的最小开通时间。
（2）需要保证开启时的放电电流不超过输入电流的25%，以免增加MOSFET的电流应力，因此需要满足
（3）为了满足NBI电源的要求，缓冲电路的时间常数应该被选择为不超过最大重启等待时间的1/4，因此需要满足
其中Trestart(max)为NBI系统的最大重启时间。
4.考虑分布电容的均压缓冲电路参数设计方法
4.1串联均压方案选择
MOSFET串联电压不均衡的主要原因在于串联器件之间存在种种的差异：MOSFET本身的特性，触发信号的同步性等。直接串联的SiCMOSFET关断时间短，因此对于触发信号同步性的要求也大幅度地提高，另外由于关断电压变化率大，主电路参数尤其是杂散电感必须进行优化。因此为了保证器件的安全和高压开关的可靠运行，需要采取一定措施实现串联器件均压效果。常用的器件串联均压方案可分为功率侧均压、驱动侧均压及控制侧均压三类。控制侧均压可以通过主动控制外部驱动信号改变功率器件的开关特性和均压特性，本质上就是通过控制策略主动改变栅极驱动信号的电压、电流和时序等因素，从而实现漏源电压的动态均衡。但存在磁芯材料和漏感匹配要求极高以及击穿误差较大，器件电压一致性较低等问题。驱动侧均压则利用器件的栅极对于开关过程的影响，采用调整驱动电阻、驱动电压、驱动时序等方法控制各个串联器件的电压，控制精度高，能取得极好的均压效果，但结构复杂，成本高，可靠性较低。功率侧均压大多通过功率端并联电容来适当减缓关断速度，降低峰值电压，这种方法简单可靠、鲁棒性高。因此本次设计采用功率侧均压方案，利用RCD缓冲电路实现均压效果，针对目前缓冲电路参数设计中多基于经验公式，缺乏理论设计方法以及未考虑分布电容影响的不足，本节将对考虑分布电容的均压电路进行建模分析并且得到含分布电容的缓冲电路参数设计表达式，从而更好地确定缓冲电路的参数取值。
4.2考虑分布电容的均压电路建模分析
根据第二节的分析可知，关断过程电压尖峰及不平衡电压主要发生在t3-t4阶段，此时MOSFET处于饱和区，这一阶段的SiCMOSFET模型可以等效为电流源和电容并联的模型，而输出电容Coss和缓冲电容Csn并联可以简化为一个电容，含缓冲电路的MOSFET串联模型示意图如图7所示。
为了进一步研究考虑分布电容和缓冲电路的MOSFET关断过程串联均压的模型，建立了等效电路如图8所示，其中Cs为缓冲电容及输出电容之和，定义分布电容Cs=Csn+Coss。
如果不考虑分布电容影响时，可以设计为等参数的缓冲电容值来实现均压效果，但因为分布电容的存在，需要设计非等参数的缓冲电容取值来补偿分布电容带来的分布不均。
由于电路的振荡过程非常复杂，因此无法求出相应的解析解来推导其中的参数关系，为了进一步研究参数设计方法，构造了等电位点来对电路进行进一步简化，假设电压分布均匀时，构造的等电位点电路如图9所示。
在图9中，节点分布电容被等效成串联连接的等值电容，串联的电容数量为分布电容节点跨过的MOSFET数量，这样可以得到与MOSFET连接点具有同样电位的新节点，n为串联的MOSFET总个数，j为从桥臂阳极开始的二极管编号。例如Chj拆分为n−j个串联起来的电容，每一个的值为（n−j）·Chj，其中被拆分的n−j个节点和跨过的n−j个连接点有对应相同的电位，这些电位通过图9中的虚线表示，连接等电位点之后可以对等效电路进一步简化，简化后的电路如图10所示，其中Cpj为均压分布的时候MOSFET源漏端点的等效分布电容，值为
由图10可以看出，简化模型为电流源和电容串联，其中电容包含三个部分：分布电容、缓冲电容以及开关管输出电容。各部分分布电容不同，因而需要设计不同的缓冲电容值来补偿分布电容造成的电压分布不均。
简化等效电路中含有电流源和电容，为了达到均压效果，应使各部分的电荷相等，为了便于分析，我们对两个开关管串联的情况为例进行推导求解。
关断过程的串联失衡电压所处阶段MOSFET位于饱和区，并且Vgs的下降可以近似为线性的，设线性下降的斜率为k，此时沟道电流满足
先假设图10中仅有两个开关管，并假设开关管1的Vds在开关管2的Vgs开始上升后经过△t时间也开始上升，由于开关管1的电压上升时间较短，所以为了使得阶段结束后的Vgs相等，开关管1的Vgs下降斜率k1应大于k2，引入修正值△k，其中k1=k+△K，k2=k−△K，定义tr为均压状态下的Vds上升时间，t=0时刻为开关管2的Vgs开始下降的时间，可以求得修正值的表达式为
。在0-tr时刻，两个MOSFET的沟道电流表达式为
将电流表达式转化为电荷表达式，其中包含三个支路，分别为电流源支路、缓冲电容以及开关管输出电容支路、分布电容支路，0-tr的电荷方程表达式为
将式（26）代入式（27）中并作差，可以得到
由于0-∆t区间ich刚开始下降，因此给分布电容，缓冲电容以及输出电容的电流很小，所以式（28）右侧的二、三项可以忽略，同时因为电压比较高，所以近似认为Coss为定值。
定义VDS1和VDS2为关断稳定时两个开关管的电压，式（28）左侧项可以进一步进行分析得到
定义均压系数为p，即∆v=pVDD，此时VDS1-VDS2=∆v=pVDD，VDS1+VDS2=VDD，因此可以得到VDS1和VDS2和VDD的关系表达式为
联立式（28）～（30）可得均压系数p的表达式为
若希望满足均压系数小于p的条件，并且在小扰动条件下△t≪r，根据式（31）可以得到Csn2的取值条件为
由式（32）可以推导出n个缓冲电容的非等参数设计方法，其中第j个缓冲电容需要满足式（33）条件
其中缓冲电容初值Csn1的确定可以参照式（20）的表达式，这样就可以使得电路满足尖峰抑制和均压的设计要求。由于RCD缓冲电路中的缓冲电阻在关断过程被二极管短路，所以对均压效果的影响可以忽略不计，因此缓冲电阻的取值可以参考3.3节中缓冲电阻的设计方法进行确定。
5.仿真验证及分析
LTspice软件是由美国Linear公司开发的一款高性能电路仿真软件。其不仅采用汇编语言和多核求解，也对开关稳压器仿真模型做出改进，使仿真更加快速准确。同时CREE公司编写的C2M0080170PLTspice模型是基于汇编语言的变参数等效电路模型，精确度很高。因此为了验证缓冲电路的理论设计方法的有效性，本节在LTspice中建立了仿真模型进行验证。仿真基于LTspice平台，其中开关管选择的型号为C2M0080170P。仿真电路中源极端子处的总电感Ls=10nH，漏极端子处的总电感Ld=380nH，栅极电阻Rg=10Ω，电流ID=12A，输出电压VDD为400V。
首先对单个MOSFET的电压尖峰抑制缓冲电路参数设计方法进行验证。当不加缓冲电路时，根据式（19）可以得到Vpeak=550V，VDD=400V，因此a=1.375。根据式（20）可以得到当m=1.1时，缓冲电容值Csn=340pF；当m=1.2时，缓冲电容值Csn=108pF；缓冲电阻值确定为200Ω。
图11为无缓冲电路时的Vds及id波形图，从波形图中可以看到Vds峰值为550V，与理论分析值一致，验证了关断过程电路模型的有效性。
图12和图13为希望达到的电压超调系数m设置1.1和1.2时的Vds及id波形图，从图12和图13中可以看出，当m=1.1时，Vds峰值为439V，当m=1.2时，Vds峰值约为477V，均与理论分析值一致，验证了缓冲电路参数设计的正确性。
对串联的MOSFET缓冲电路的均压及电压尖峰抑制效果进行验证。为了测试缓冲电路的均压及电压尖峰抑制效果，选择两个开关管串联在主回路中。仿真基于LTspice平台，其中开关管选择的型号为C2M0080170P。仿真电路中源极端子处的总电感Ls=10nH，漏极端子处的总电感Ld=380nH，栅极电阻Rg=10Ω，电流ID=12A，输出电压VDD为800V。为了仿真分析含有不同分布电容的情况，将第一个开关管两端的分布电容值确定为210nF，第二个开关管两端的分布电容为190nF，两管分布电容的差值为20nF。根据式（20）可以得到第一个开关管的缓冲电容值为455pF，根据式（33）可以得到第二个开关管的缓冲电容值为1412pF。
其中Vds1表示仿真中开关管1的漏源极电压，Vds2表示仿真中开关管2的漏源极电压。如果不考虑分布电容，则为等参数均压方法。即第一个开关管和第二个开关管的缓冲电容均为455pF。缓冲电阻值都确定为200Ω。
没有缓冲电路时的Vds1和Vds2波形如图14所示，设定两管关断延时时间为20ns，在关断过程中，没有额外的阻尼电路来吸收负载电流，因此Vds1和Vds2会迅速上升，由于触发时间的差异，T1早于T2关断，在叠加上杂散电感影响，Vds1峰值很大，而Vds2接近为零，电压分布非常不均衡。
采用不考虑分布电容影响的等参数设计方法缓冲电路的电压波形如图15所示，Vds1稳态值为455V，Vds2稳态值为345V，缓冲电路具有一定的均压效果，但静态电压差仍然较大。
考虑分布电容影响的非等参数设计方法缓冲电路的电压波形如图16所示，Vds1稳态值为400.8V，Vds2稳态值为398.6V。静态电压差基本为0，动态均压效果良好，并且电压尖峰抑制效果良好，因此验证了本文中均压缓冲电路理论设计的合理性及有效性。
6.结论
本文分析了目前对于聚变高压保护开关方案均压拓扑的相关研究。为了解决目前缓冲电路参数设计基于经验公式和实测结果，缺乏相关的理论设计方法，并且没有考虑杂散电感以及分布电容影响的相关问题，我们建立了含缓冲电路和杂散电感的MOSFET模型并对其关断过程进行了分析。基于此分析，研究了缓冲电路参数的理论设计方法，得到了缓冲电路设计参数与电路模型之间的对应表达式，可以更好地优化缓冲电路的参数设计。
针对MOSFET串联均压的问题，我们建立了含有分布电容的均压电路模型，提出了缓冲电容的非等参数设计方法并得到了缓冲电容非等参数设计表达式，使得可以补偿分布电容造成的电压分布不均。最后通过仿真分析结果可以得到：无缓冲电路时漏源电压峰值为550V，与理论分析值一致，验证了关断过程电路模型的有效性；当电压超调系数为1.1时，漏源电压峰值为439V，当电压超调系数为1.2时，漏源电压峰值约为477V，均与理论分析值一致，验证了缓冲电路参数设计的正确性。
对串联MOSFET均压及尖峰抑制效果进行验证时，开关管1的漏源电压稳态电压为400.8V，开关管2的漏源电压稳态电压为398.6V，静态电压差基本为0，动态均压效果良好，并且电压尖峰抑制效果良好，验证了本文中均压缓冲电容理论设计的有效性。后续将需开展的工作包括分布电容值的实验提取方法研究等。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
↓ ↓ 点击图片免费领取产品规格书 ↓ ↓ 
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
