今天这篇文章来自瑞萨，主要内容，是ACBTI实验下，1.2kVSiCMOSFET的Vth漂移机理及精准测试方案。
先介绍BTI这一概念，
使用器件时，由于半导体-氧化层界面处，缺陷的产生以及充放电，SiCMOSFET的Vth会产生漂移，从而对器件长期运行产生影响，
一般来说，Vth往更高的方向漂移，使得电阻变大，损耗增加。
Si器件中，这种现象已得到充分研究，称为“偏压温度不稳定性”（BiasTemperatureInstability，BTI），
相比Si/SiO2界面，SiC/SiO2界面，缺陷的能量范围更宽，对器件性能会产生更复杂的影响。
另一个名词，“载流子交换”。
SiC/SiO2界面，载流子与界面缺陷发生相互作用，被“捕获”或“释放”，这现象即为载流子交换。
电子被界面缺陷捕获，Vth上移。
空穴被界面缺陷捕获，Vth下移。
而SiC材料的禁带宽度较大，导带底（Ec）和价带顶（Ev）的位置，与SiO₂能级结构存在更大的能量差异。
这差异使得SiC/SiO2界面处，载流子更容易被缺陷捕获或释放，从而导致更显著的电参数变化。
简言之，BTI的微观机理，是使用器件时，半导体-氧化层界面处，缺陷的产生及充放电，导致SiCMOSFET的Vth产生漂移。
根据使用工况的不同，可分为DCBTI和ACBTI，
DCBTI，指直流工况造成的Vth漂移，
比如，高温环境，施加+18V栅压，持续1000h，观察Vth漂移情况。
ACBTI，指交流工况造成的Vth漂移，
比如，高温环境，栅压在+18V、-5V之间，以100kHz的频率来回切换，持续1000h，观察Vth漂移情况。
由于SiC器件常常工作在交流栅压下，理解AC-BTI引起的Vth漂移机制对确保产品可靠性至关重要，
介绍完背景，进入正文。
BTI实验Vth漂移的测试方式有两种，
1、IDS-VGS的传统测试方法，
2、快速漏极电流测试方法，
前者的问题是测出的Vth漂移偏小，
这是因为BTI退化具有恢复特性，应力移除后，部分被捕获的电荷会释放，因此一部分Vth漂移会恢复。
后者通过快速测量IDS来抑制恢复效应，这种方法得以奏效的前提是亚阈值斜率SS保持不变。
本次研究发现，负栅压应力后，SS显著增大，不满足快速漏极电流测试方法的应用条件，因此选择IDS-VGS传统测试方法。
以1.2kVSiCMOSFET为样品，干氧工艺形成SiO2，厚度37.5nm，
图片来源：网络
Vth回滞特性的测试方法如上，
先施加负压应力，再上扫，评估负偏压对器件的影响。
再施加正压应力，再下扫，评估正偏压对器件的影响
如此顺序是为了主动诱发并观察滞后现象。
图片来源：网络
DC-BTI的测试方法如上，左边是PBTI（正偏压），右边是NBTI（负偏压），
采用测量-应力-测量(MSM)的标准方法，在两次测试之间，分别施加+20V、-8V的栅应力，
需要测试时，将栅极电压中断几秒钟，以测出IDS-VGS曲线，以IDS=27mA为标准，提取Vth。
图片来源：网络
AC-BTI的测试方法如上，左边以负栅压收尾，右边以正栅压收尾，
如此设计是为了验证在AC栅应力下，最后一次应力的极性是否会对Vth漂移产生影响。
以上所有施加应力及测试均在175℃下进行。
图片来源：网络
不同栅压时间下的IDS-VGS曲线如上，正负栅压分别为20V、-10V，
随着应力时间增加，回滞现象（即上扫与下扫曲线之间的差异，图中标注Hysteresis处）越发明显，
观察到两种不同的退化模式，
1、负栅偏应力后，在上扫曲线中，亚阈值斜率急剧恶化，这表明界面态或近界面陷阱被激活，影响器件开关特性，
2、正栅偏应力后，在下扫曲线中，曲线出现正向平行偏移。这通常意味着有固定电荷被陷阱捕获，使曲线整体移动，但不改变其形状。
换言之，Vth回滞特性测试证明，正、负栅偏应力会引发两种不同性质的器件退化。
图片来源：网络
DC-BTI结果如上，左图为DC-PBTI（正栅偏），右图为DC-NBTI（负栅偏），
PBTI和NBTI的栅压分别为+20V，-8V，扫描方向均为上扫，
前者实验后，曲线呈现正向平行偏移，
后者实验后，曲线的SS增大，并导致负向Vth漂移。
这两种现象恰好与Vth回滞实验现象一一对应，让人不由得怀疑背后是相同机理。
此前报道认为，IDS-VGS曲线的SS主要受界面态影响，然而作者认为，SS的退化是瞬态的，并且强烈依赖于栅极偏置电压。
图片来源：网络
如上，作者提出假设——施加负栅压应力期间，空穴被浅能级陷阱捕获，
一旦施加正栅压进行测试，这些被捕获的空穴会迅速发射，使得SS退化。
如何验证上述假设呢？
可以改变测试顺序，让测试从高栅压开始（即扫描方向为下扫），那么在到达低栅压的阈值区域之前，空穴就已经在高栅压下发射掉。
因此，在测量SS的关键区域（阈值附近），理论上观察不到SS的显著增大。
图片来源：网络
作者进行了这一验证，如上，
在下扫测试中，确实几乎没有观察到SS增大，且Vth漂移也被抑制，
因此得出结论：负偏压应力导致的Vth不稳定性，主要源自空穴在浅能级陷阱的捕获和发射，这是一种快速、可恢复的机制，而非界面态造成的永久退化。
再研究正栅压应力引起的曲线平行偏移，
作者认为，深能级陷阱捕获电子造成这一现象，且由于是深能级陷阱，电子发射不会明显受栅压影响，捕获的电荷相对稳定。
为验证这假设，同样可采用下扫测试，
如果平行偏移在下扫测试中依然存在，就说明这种电荷捕获状态不随扫描方向的改变而变化，证明其相对稳定（即深能级陷阱）。
图片来源：网络
作者进行了这一验证，如上，
在下扫测试中，依然观察到正向平行偏移，且其Vth漂移量甚至比上扫略大，
为什么下扫的Vth漂移量略大于上扫？
因为下扫测试会更快到达阈值电流，测试延迟更短，电荷恢复效应被更大程度抑制，
换言之，测试值更接近真实退化程度。
到这里，已经解释了Vth回滞和DC-BTI，
简单总结一下，
正栅压应力→电子被深能级陷阱捕获→正向平行漂移（稳定，不易恢复），
负栅压应力→空穴被浅能级陷阱捕获→SS增大导致负向漂移（瞬态，易恢复）。
最后再看AC-BTI，
图片来源：网络
不同应力时间下的IDS-VGS曲线如上，左边是以负偏压收尾的AC应力，右边是以正偏压收尾的AC应力，
可以看到，左图的SS增大，右图的SS几乎无变化，表明测试瞬间观察到的退化现象，强烈依赖于最后一次应力的极性。
图片来源：网络
最后一次应力极性对Vth漂移的影响如上，两种趋势变化很有趣，
初期，两种AC应力的Vth都负向漂移，且“负栅压收尾”的负向漂移更大，
后期，Vth漂移方向发生转变，从负向变为正向，
最终，两种AC应力的Vth正向漂移量趋于相同。
为什么会这样？
这就要用到前文提到的物理机制。
在应力初期，总的Vth漂移量很小。因此测试前瞬间的最后一次应力所造成的瞬态效应（尤其是负应力导致的、易恢复的空穴捕获）会主导测量结果，
正因如此，“负栅压收尾”的AC应力，在测试中会观察到一个很大的负向Vth漂移。
然而对比DC-BTI数据会发现，正应力导致的Vth正漂移量远大于负应力导致的Vth负漂移量，
换言之，在正负应力交替施加的AC应力试验中，随着时间的推移，由正应力引起的、稳定的、累积性的电子捕获效应逐渐占据主导地位，掩盖了负应力引起的瞬态效应，
正因如此，Vth的漂移方向在后期发生转变，从负漂移变为正漂移。
且长期来看，总的Vth漂移由占主导地位的正漂移机制决定，无论最后应力极性如何，最终都趋向于同一个稳定的正值。
这对后续ACBTI实验有何启发？
答：由于存在Vth漂移“转向”现象，如果使用初期的数据进行外推，会严重低估器件的长期退化（因为初期可能是负漂移，而长期是更严重的正漂移），
为精准预测器件长期可靠性，应使用Vth漂移“转向”发生之后，Vth正漂移进入稳定饱和阶段的数据进行外推。
小结：
1、BTI的微观机理，是使用器件时，半导体-氧化层界面处，缺陷的产生及充放电，导致SiCMOSFET的Vth产生漂移。
2、DCBTI现象解释如下，
正栅压应力→电子被深能级陷阱捕获→正向平行漂移（稳定，不易恢复），
负栅压应力→空穴被浅能级陷阱捕获→SS增大导致负向漂移（瞬态，易恢复）。
3、正负应力交替施加的AC应力试验，随着时间推移，由正应力引起的、稳定的、累积性的电子捕获效应逐渐占据主导地位，掩盖了负应力引起的瞬态效应，
正因如此，Vth的漂移方向在后期发生转变，从负漂移变为正漂移。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
↓ ↓ 点击图片免费领取产品规格书 ↓ ↓ 
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
