今天这篇文章来自巴塞罗那微电子研究所，主要内容是SiC器件的终端结构。
先介绍背景，
对功率器件而言，曲率效应会使有源区边缘附近产生强电场，存在提前击穿风险，因此必须设置外围保护结构，即终端。
Si器件中已开发出多种终端结构，台面终端常用于整流器和晶闸管，场板适用于低压领域，场限环和结终端则广泛应用于整流器和晶体管。
由于材料特性的不同，SiC器件终端设计不能直接照搬Si器件方案，主要原因有三，
1、常用掺杂元素在SiC中的扩散系数极低，难以制备结深＞1μm的深结，且横向散射效应相对Si器件而言较弱，
2、在寻找终端介质层时，SiC材料的高临界击穿电场反而成为劣势（Si器件中Si材料的击穿一般先于介质击穿，SiC器件相反），这直接限制了场板结构在SiC器件中的应用。
3、SiC/SiO2界面陷阱能级远高于Si/SiO2界面，这会降低传统Si器件终端结构在SiC器件中的效率，电荷累积导致击穿电压不稳定，该现象受温度影响尤为明显。
为满足器件应用要求，一般要求终端耐压必须高于有源区耐压。
另外值得一提的是终端面积问题，设计终端时必须将耐压与面积综合考虑，如果为了耐压一味增大面积，也不是好的设计，
图片来源：网络
这个问题在高压器件中尤其突出，因为更高耐压要求更大的终端面积，
如上，这是6.5kV商用SiC器件实物图和面积分布，
有源区面积35mm2，终端面积29.5mm2，二者相差无几，
若终端区面积过大，则能通电流的有源区面积会被压缩，器件导通能力下降。
图片来源：网络
如上，SiC器件两种常用终端结构，左图为场限环，右图为JTE（结终端），
先看场限环，
在主结（较宽的P区）的右侧，设有8根P型环，一般来说环宽不变，从靠近主结到远离主结，环间距逐渐增大，
场限环的关键参数包括环宽、环间距，以及第一根环与主结的间距，该结构通常会占据较大的芯片面积，且对光刻精度要求较高。
第一根环与主结的间距最优值由外延层浓度决定，耐压小于1.7kV的SiC器件，该值通常小于1μm。
另外，场限环结构还会受到SiC/SiO2界面电荷的影响，已有研究通过刻槽等方式，将场限环做到半导体内部，从而避免界面电荷对其产生影响，但如此设计会增大工艺复杂性。
再看JTE，
相比场限环，该结构可明显减小终端面积，但通常需要增加一到两步离子注入工艺（取决于JTE是几个区域），另外JTE对注入剂量的控制精度要求更高。
JTE结构同样受界面电荷影响，因此单区JTE已几乎不再被使用，如今研究者多采用剂量逐级递减的多区JTE结构，可收获更大的工艺冗余。
上图显示了另一种改进式JTE结构，通过刻槽调整JTE2区和3区的深度，进而调节电场分布。
然而对多数SiC器件，尤其是耐压高于1.7kV的器件，场限环+JTE的复合结构，才是稳定性、可重复性和工作效率最优的方案。
图片来源：网络
如上，在与主结交界处设有几根场限环，在JTE的外侧也设有几根环，这种终端结构已被用于27kVSiC二极管。
当然复合终端的玩法很多，环和JTE的位置未必要如上图所示，
作者团队此前对场限环+JTE复合终端进行了大量研究，如下表，
图片来源：网络
Wafer1是1.7kVSiCMOSFET，Wafer2是4.5kVSiCMOSFET，其中场限环用P阱注入形成，
可以看到D9~D11（复合终端）的终端效率明显高于场限环结构，作者认为效率差异主要源自界面电荷影响。
另外值得一提的是D2，双区JTE，第一区采用P阱掺杂分布，估计是为了节省工艺步骤，但效率反而降低。
在设计这种复合结构时，需对JTE区的长度和拐角半径进行拉偏，如下，
图片来源：网络
长度对BV的影响众所周知，但拐角半径对BV的影响似乎报道不多，
对比D2和D5，可以看到拐角半径的减小会导致器件击穿性能下降，
另外作者称拐角半径对器件的雪崩能力也有显著影响，但未给出说明。
图片来源：网络
也给出了几种新型终端结构，如上，
左图是在终端区刻槽并对底部进行注入，形成P区，以降低半导体表面的电场强度。
右图更加狂野，在终端区刻一个深槽，把外延层刻穿，直达衬底（中高压器件首先pass），随后填充一种名为BCB的玩意，
我查了下，苯并环丁烯，为啥要填这东西？也没说，恐怕不外乎调节电场强度之类，奇奇怪怪的结构。
图片来源：网络
这张图还比较有用，研究了一个较少报道的区域——channelstopper（截止区），
看左图最右边的N+，就是这个区域，位于终端结构与划片道之间，其上有源极金属。在二极管中这是个固定区域，常称为截止环。
为啥要设置截止区？
主要是防止漏电，
在边缘区域设N+区作为截止环，避免耗尽区扩展到划片道，防止边缘击穿。
作者对截止区位置展开研究，通过调整截止区与JTE边界的间距，观察对BV的影响，
1.7kVSiCJBS，5μm聚酰亚胺钝化层，
若间距100μm，耐压超过2000V，若间距60μm，耐压只有1600V，后者失效面貌如右图，
为什么间距增大会导致BV降低？
作者分析，这是因为阳极金属与截止区金属之间的电势差极大，间隔又太近，于是阳极金属与截止区金属之间发生电弧放电，导致提前击穿。
另外，终端区域半导体材料之上的钝化层，是功率器件可靠性的关键保证，
如果没有钝化层，器件容易发生电弧放电，以致提前击穿，
而设置聚酰亚胺之类的钝化层后，表面电荷状态改变，进而影响BV，此现象在JTE结构中尤为明显，因为表面电荷会直接影响JTE结构的最优离子注入剂量。
从这里也能旁证，场限环+JTE的复合结构是解决表面电荷问题的最佳方案。
图片来源：网络
另外还给出一种检测终端效率的炫酷手段，光束感应电流（OBIC）技术，
原理大概是：
当一束激光扫描到半导体器件的耗尽区时，会产生电子-空穴对，这些载流子在强电场作用下形成微弱电流，这就是OBIC电流，即上图的纵轴，
可以认为存在OBIC电流的区域，即为耗尽区势力范围。
实际测试时，从二极管中心向器件外围进行扫描，结果如上，
#1、#2和#3都是单区JTE，长度逐渐增加，#4是场限环+JTE，
不同颜色的曲线代表不同偏置电压，从0V增至400V，
仔细看四张图，最大区别在于，#4的0V曲线和50V曲线明显分开，而其他三种结构的0V曲线和50V曲线没有明显分开，
这一现象表明，0V偏置下，#4最外侧浮空场限环并未耗尽，但50V下便耗尽了，
换言之，甫一施加偏置电压，复合结构外侧的场限环便开始生效，辅助耗尽，表明设计的有效性。
好的终端设计可以使OBIC信号随着电压升高连续、均匀地向边缘移动，表明电场被平滑引导至外围，没有突变。
差的终端设计则使OBIC信号在某处（如JTE末端）突然堆积或截止，表明该处电场集中，容易击穿。
最后提了一嘴其他终端结构，
对高压SiC器件，尤其是双极型器件，负斜角台面终端同样适用，
这类终端结构最初应用于晶闸管和早期的功率二极管，相比平面终端，优势在于器件尺寸更小，
负斜角台面终端的主要问题在于，需要通过刻蚀工艺形成低纵横比的斜角，在SiC器件中难度较大。
小结：
1、由于材料特性的不同，SiC器件终端设计不能直接照搬Si器件方案，必须综合衡量耐压能力、可靠性以及终端面积进行设计。
2、对多数SiC器件，尤其是耐压高于1.7kV的器件，场限环+JTE的复合结构，才是稳定性、可重复性和工作效率最优的方案。
3、截止区与JTE边界的间距会对BV产生明显影响，需优化设计。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
点击下方图片免费领取产品规格书
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
