随着设计人员在电力电子、射频和无线通信领域不断追求更高效、更紧凑、更高性能的电子系统，传统的2D集成技术已接近其极限。氮化镓(GaN)以其卓越的高压和高频特性而闻名，已成为下一代电力电子和射频器件的领先半导体材料。然而，要充分发挥其潜力——尤其是在空间、速度和热管理至关重要的应用中——需要一种新的集成范式。
实现真正3D异质集成的关键在于GaN层间通孔：这项突破性技术可将GaN层垂直连接到下方的硅(Si)衬底。该创新不仅结合了两种材料的优势——GaN的高性能与Si成熟且可扩展的基础设施——还以支持紧凑且可制造的系统架构的方式实现了这一点。
本文探讨了一种近期展示的工艺，该工艺可在GaN/AlN堆叠层中蚀刻并填充垂直通孔，直至Si(111)晶圆。该工艺由加州大学洛杉矶分校(UCLA)异构集成与性能扩展中心的研究人员开发，能在最小芯片面积内实现优异的电气连接，并采用与现有硅中介层工艺流程兼容的制造方法。该成果为电力电子、射频和数据通信系统中的芯粒(chiplet)级3D集成提供了一条极具前景的发展路径。
什么是Si-IF基GaN？它为何如此重要？
随着对高性能、高能效处理器的需求不断增长，传统制造大型单片芯片的方法正面临日益严峻的挑战，包括良率限制、光刻约束和高昂的制造成本。相比之下，设计更小的芯粒可提高生产良率、降低成本，同时仍能集成多种类型的器件。
然而，采用有机衬底的传统封装方法——如用于传统IC的BT(双马来酰亚胺-三嗪)树脂或用于倒装芯片BGA的味之素积层膜(ABF)——以及焊点互连，存在诸多局限，例如互连密度低和热性能欠佳。硅互连结构(Si-IF)通过提供一个硅基平台来解决这些问题，支持细间距、高密度集成。
Si-IF基GaN是指将GaN器件集成到Si-IF上——Si-IF是一种高度工程化的硅衬底，专为实现高密度、高速互连而设计。“互连结构”一词强调其作用不仅是无源基底，更是一个“有源平台”，促进垂直与横向集成组件之间的通信。能够嵌入有源组件(如逻辑、缓冲器等)，才是真正将硅互连结构从单纯的无源布线层(即中介层)提升为有源衬底的关键。
硅在成本效益、制造成熟度和集成可扩展性方面仍无可匹敌。将GaN的性能优势与硅的基础设施融合，为变革性电子系统架构打开了大门。
然而，实现这一愿景面临关键挑战，尤其是在开发高密度、低电阻的垂直互连方面——这些互连需跨越多层材料，同时不损害信号完整性或长期可靠性。
突破：GaN层间通孔技术
为推进基于硅的3D集成，研究人员开发了一种工艺，可在后端工艺(BEOL)Cu/SiO2层与硅衬底之间，通过GaN层创建垂直连接(通孔)。这使得GaN器件下方的硅区域能被更有效地利用。一层薄氧化层将通孔与GaN绝缘，并采用标准镶嵌工艺以铜填充通孔。镶嵌工艺通过在绝缘材料中填充蚀刻出的沟槽或通孔来形成铜互连，无需整面金属沉积和减材蚀刻。
为验证该方法，测试结构采用了两种通孔长度(3mm和6mm)。成功结果证实了可靠的电气连接，支持将GaN HEMT与Si结合用于3D集成系统的潜力。
GaN通孔制造工艺步骤
该工艺起始于一片硅基GaN晶圆，包含500nm GaN层和200nm AlN应力缓冲层。利用氯气(Cl2)与三氯化硼(BCl3)等离子体组合，在这些层中蚀刻垂直通孔，实现超过400nm/min的高蚀刻速率和优异精度。进行过蚀刻以确保与底层硅形成牢固电接触。
通孔最小直径为2μm，间距为5μm。
后续工艺步骤如下：
- 保形绝缘：采用等离子体增强化学气相沉积(PECVD)沉积200nm SiO2衬里，以绝缘通孔侧壁。
- 底部清除：采用氟基干法蚀刻去除通孔底部的氧化物，暴露硅衬底以实现电连接。
- 籽晶层与电镀：溅射Ti/Cu籽晶层(20/200nm)，随后进行铜电镀，完全填充通孔。
- 平坦化：通过化学机械抛光(CMP)去除多余铜并平整表面。
随后，沉积2μm厚的SiO2/Si3N4介质叠层，其中Si3N4层用作抛光停止层。使用接触对准器定义布线图案，并采用感应耦合等离子体–反应离子刻蚀(ICP-RIE)进行刻蚀——该技术可独立控制等离子体密度(ICP源功率)和离子能量(RF晶圆偏置)。
第二轮铜沉积与CMP完成后，形成完整的互连结构，最终获得平坦、均匀且完全集成的通孔，为后续后端工艺做好准备(见图)。
为验证工艺，采用菊花链结构测试整个金属叠层的电气连续性。菊花链是由一系列互连(通孔、导线、焊盘)组成的测试结构，用于评估连通性、识别缺陷并验证通孔制造的完整性。
图：GaN层间通孔工艺——(a)初始步骤与(b)最终Cu/Ti CMP步骤。(来源：参考文献1)
GaN在Si上的异质外延生长
GaN在Si(111)上的异质外延生长面临重大挑战，源于显著的晶格失配和热膨胀系数差异，导致高位错密度、残余应力和晶圆开裂。为缓解这些问题，研究人员采用AlN缓冲层和更厚的GaN薄膜以降低位错密度并改善晶体质量。此外，通过将晶圆键合至玻璃载板，并将GaN层分割为10×10mm的小区域，进一步防止加工过程中的开裂。
实验结果——通孔刻蚀与氧化物衬里
扫描电子显微镜(SEM)和能量色散X射线光谱(EDS)分析证实了通孔刻蚀与氧化物衬里工艺的成功：
- 通孔底部：在刻蚀后通孔底部未检测到氧化物，证实氧化物已被完全清除，从而确保形成洁净的硅接触面以实现可靠电气连接。
- 未刻蚀区域：通孔外区域仍保留明显的镓(Ga)信号，证明刻蚀工艺具有良好的选择性，未对周围材料造成损伤。
这些结果验证了刻蚀工艺兼具精度与选择性，能够实现精确通孔成形与目标区域氧化物清除，对确保3D集成结构的高质量电性能至关重要。
紧凑、可扩展且兼容现有硅平台
该工艺的关键优势在于与现有硅中介层基础设施的兼容性，使制造商能以最小干扰采纳该技术，几乎无需改变现有工作流程。中介层，尤其是硅中介层，是先进封装中用于在芯粒或堆叠组件间进行信号互连的薄衬底。在此背景下，它们作为高密度布线平台，实现3D异质集成所必需的细间距垂直与横向连接。其成熟的制造生态使其成为集成GaN器件的理想选择，无需引入新工艺步骤。
2μm通孔直径与5μm间距可实现通孔的高密度排布，支持紧凑、高性能的布局，非常适合汽车、工业和通信系统中的高功率密度应用。
GaN层间通孔技术开启了3D集成的新维度，对多个行业产生深远影响：
- 电力电子模块：GaN器件与控制电路的垂直堆叠可降低寄生电感并节省宝贵的PCB空间。
- 射频前端：GaN功率放大器与控制/驱动IC的紧密耦合可提升性能并最小化互连损耗。
- 高速数据通信模块：在紧凑、高吞吐量设计中，高密度垂直互连对最大化带宽和信号完整性至关重要。
通过实现更紧密的垂直集成、更短互连路径和更优热管理，该技术已成为下一代异质3D电子系统的关键使能者。
结语：迈向真正的异构集成
本文展示了一种穿过GaN/AlN的通孔制造工艺，可为硅基GaN系统实现可靠的垂直互连。该方法经菊花链测试验证，支持采用ICP-RIE、PECVD和铜镶嵌等成熟工艺实现高密度、可制造的集成。
展望未来，研究团队计划将GaN层转移至Si晶圆，并通过铜-铜(Cu-Cu)键合集成无源器件，为更先进、可扩展的封装解决方案铺平道路。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
点击下方图片免费领取产品规格书
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
