上篇聊到，沟槽栅功率MOSFET制备工艺的发展，包括材料选择、晶面处理、多晶硅氧化以及沟槽填充+回刻
图片来源：网络
如上，沟槽栅功率MOSFET截面图，
N+和P-body被近似矩形的沟槽隔开，槽中主要填充物为深蓝色的Gate，Gate两侧及底部是荧绿色的栅介质（SiO2）。
这就是基本结构，
早期的沟槽栅功率MOSFET采用基本结构，不久后便发现一个重要问题——P型阱区、沟槽刻蚀深度的工艺波动，导致雪崩击穿位置可能随机发生变化。
最危险的情况是雪崩发生在邻近沟槽栅氧化层的区域，高电场或热载流子注入会使栅氧提前击穿或退化，器件因之失效。
当时有人提出沟槽底部厚氧化层的方案（TBOX），但因工艺限制未能实现。
于是前人想出另一种解决方案——单胞钳位（UnitCellClamp），
即，在每个元胞中引入深P扩散区，
图片来源：网络
如上，对比这张图与第一张图，deepP+即为深P扩散区，
引入deepP+的作用有二：
1、deepP+和N外延形成的PN结会改变器件内部的电场分布，降低栅氧化层电场，
2、通过穿通雪崩（由深P+/N外延/N+衬底结构决定）钳位最大电压，避免雪崩过程发生栅氧损坏，
详细解释第二点，
在基本结构中，如果沟槽较深、P阱较浅，那么雪崩击穿很可能发生在沟槽底部附近，
为消除风险，干脆设置一个很深的P+区，确保沟槽底部不可能深于P+区的底部，
雪崩被强制发生在深P+底部—N外延层—N+衬底这条路径，而这条路径的击穿电压（穿通电压）可精确计算，
换言之，电压一旦到达这个值，就被“钳位”于此，发生雪崩并泄放能量，
如此便能防止电压继续升高到足以损坏栅氧的程度。
但这种方案的代价是——深P+区会压缩电流路径、限制电流扩展（见上图黄色区域），器件导通电阻因之增大。
可以认为，设置深P+区，会在沟槽栅功率MOSFET中又引入JFET区电阻。
道理很简单，在基本结构中，P阱被沟槽隔断，且P阱的深度小于沟槽深度，于是消除了JFET区电阻，
而在这种新结构中，深P+区的底部在沟槽底部之下，于是沟槽无法完全隔断相邻的P区，又形成JFET区电阻。
为了解决深P+区带来的导通电阻增大这一问题，1995年，前人又鼓捣出一种改进方案，
图片来源：网络
如上，思路很简单——不再每个元胞都设深P+区，而是N个元胞设一个深P+区，
通过仿真证明，当N=16时，可实现与单元胞钳位相媲美的雪崩能力，
在30V沟槽栅功率MOSFET中应用这种方案，结果显示，器件元胞密度提升接近2倍，达到5Mcell/cm²，导通电阻降低50%，为上一代沟槽栅功率MOSFET的一半，
电阻的降低，既源自沟道密度的增大，也源于大部分元胞不存在深P+区，电流扩展更加顺畅。
采用SOP-8封装的30V器件，实现了25mΩ·mm2的比导通电阻，创下当时记录，
且对其进行UIS测试，证明器件可承受7倍于额定值的脉冲雪崩电流而不损坏。
SOT-23、SOP-8封装的该方案产品在诸多应用中逐渐取代了平面栅功率MOSFET，包括硬盘驱动、安全气囊、自动制动系统防抱死制动，以及锂离子电池保护。
1999年，沟槽栅功率MOSFET制造工艺再次迭代，采用自对准接触工艺，并用高能离子注入代替扩散工艺，
在量产产品上实现了更严格的阈值电压控制、更短的沟道长度，创下了44.5Mcell/cm²的沟道密度新纪录，
在如此高的元胞密度下，SOP-8封装的30V沟槽栅功率MOSFET导通电阻仅2.7mΩ，这一性能此前仅能通过DPAK封装的大尺寸芯片实现。
随着沟道密度的进一步提升，沟槽栅功率MOSFET开始面对新的问题，
1、沟道电阻已经极低，衬底电阻成为器件电阻的重要成分，
2、随着元胞密度的提升，栅电容逐渐增大，器件开关能力退化，
3、极低的比导通电阻限制了可用的最大芯片尺寸，因为超过该尺寸后，封装电阻超过芯片电阻，成为总电阻的主要成分。
换言之，随着深亚微米工艺的开发，沟槽栅功率MOSFET进入一个新时代：
衬底电阻、栅电容和封装（而非元胞密度）成为进一步提升器件性能的关键因素。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
点击下方图片免费领取产品规格书
