第一，建立了SiC MOSFET等效模型，详细分析了器件的静态特性和开关特性，建立了器件开关过程中电压和电流变化的数学模型。同时结合器件的要求和静、动态特性，设计了一种简单经济、集成性好的并联驱动电路，在保证驱动能力的同时也可使输出的驱动信号一致。
第二，本文对SiC MOSFET并联不平衡电流的产生机理进行建模分析，并基于Ltspice软件辅以仿真验证。统计了20个第3代平面栅SiC MOSFET进行器件参数分散性测试，提取影响瞬态均流的关键参数，其中阈值电压分散性较大，阈值电压失配会同时影响器件开关时刻点和电流斜率，而跨导则主要通过影响电流斜率从而产生不平衡电流，但其分散性较之阈值电压小得多。寄生参数中，共源极电感耦合了功率回路和驱动回路，它的不对称性对电流不平衡度的影响相较于漏极电感和栅极电感而言更大。对于驱动回路，驱动电阻和驱动延时的差异是产生不平衡电流的主要原因，但合理设计驱动电路可以避免驱动延时的产生，同时电路设计的一致性也可以保证并联驱动电阻相匹配。热不平衡则是通过影响阈值电压、跨导和导通电阻等参数间接产生不平衡电流。
第三，本文以栅源电压差异对瞬态不平衡电流的抑制作用为出发点，基于对并联器件开关过程的分析，提出了一种基于栅源电压差异的瞬态电流平衡方法。首先，分别在导通瞬态加入栅极电流抽取结构和关断瞬态加入电流注入结构产生两器件的栅源电压差异，随后对两器件并联系统开关过程进行建模，得到开关瞬态下栅源电压差异的数学模型，进而确定补偿参数大小。最后，通过合理设计参数抑制阈值电压失配产生的瞬态不平衡电流，并采用仿真验证说明。
第四，为验证所提SiC MOSFET并联均流方法的有效性，本文设计了并联双脉冲实验测试平台进行了实验验证，采用阈值电压最大和最小的两器件进行并联测试，实验结果表明均流后并联器件间瞬态不平衡电流得到了明显改善。另外，为使均流方法可以应用在更大电流场合，本文利用主从式方法将均流方法在多器件并联场景进行了拓展。
SiC MOSFET并联均流研究现状
造成SiC MOSFET并联电流不平衡问题的因素是多方面耦合的(如电和热耦合),对于并联功率器件的均流方法，并没有一种可以全方位的解决方案以解决所有的不均流问题，故而在提出并联均流方法之前，需要对电流不平衡机理进行深入分析。因此，接下来本文将从SiC MOSFET并联不平衡电流影响因素和现有均流方法两方面对国内外研究现状依次进行综述。
并联不平衡电流影响因素
产生SiC MOSFET并联不平衡电流的因素可以分为稳态电流不平衡问题(或称静态电流不平衡)和瞬态电流不平衡问题(或称动态电流不平衡)。稳态不平衡电流会造成不匹配的传导损耗，而瞬态不平衡则会引起与电流应力相关的不相等的开关损耗以及不同的电流峰值，图1-3为引发器件并联不平衡电流的主要因素。
稳态不平衡电流
造成稳态电流不平衡的主要原因是并联器件导通电阻以及功率回路寄生电感的差异。器件完全导通后进入稳态，并联电流的分配主要取决于导通电阻的大小。同时，由于功率回路中器件大多运行于感性负载下，功率回路的寄生电感大小也成为了产生稳态不平衡电流的重要因素。
针对导通电阻失配对并联均流特性的影响，对10个同一批次Wolfspeed公司(原CREE)的第2代平面栅技术SiC MOSFET的导通电阻进行参数分散性测试，结果显示器件的导通电阻具有超过10%的偏差。同时，以两器件并联分析了在器件的导通电阻差异在10mΩ时稳态电流的分配情况，结果表明导通电阻越大的器件其漏极电流越小。通过对比SiC MOSFET与SiMOSFET导通电阻的温度特性，发现SiC MOSFET的导通电阻虽然与SiMOSFET一样具有着正温度特性，但是其温度敏感性远不如后者。实验测试了30个型号为C2M008120D的SiC MOSFET导通电阻分散性差异，发现导通电阻的整体差异在5.2%,最大差异为1.2倍。
此外，由于SiC MOSFET的导通电阻仅为毫欧级，在应用感性负载的场景需考虑寄生电感造成的影响。针对功率回路寄生电感失配问题，搭建了器件上下对称的两器件并联测试电路，发现若器件稳态电流仍为上升状态时，漏极电感失配在影响瞬态不平衡电流的同时也会造成稳态不平衡电流，漏极电感越小的器件其漏极电流越大，且不平衡电流大小随着漏极电感差异的增大而增加。通过对双器件并联系统进行建模分析，推导了两器件并联时稳态电流分配模型，结果表明漏极寄生电感和共源极电感不仅造成瞬态不平衡电流，对稳态不平衡电流也有一定影响。同时，该文献对漏极和共源极寄生电感的影响程度进行分析，发现共源极寄生电感对稳态不平衡电流的影响程度更大。
瞬态不平衡电流
由于SiC器件具备更高的开关频率，工作于高频时开关损耗占比较大，不平衡的电流造成了并联器件损耗的差异，因而研究如何改善SiC器件并联瞬态均流非常有意义。造成瞬态不平衡电流的因素较多，且SiC器件相对于Si器件具有着极短的开关过程，这就提高了瞬态均流的难度。在众多器件不平衡电流影响因素中，器件参数分散性是产生不平衡电流的主要因素，阈值电压的失配不仅引起开关瞬态下的不平衡电流，且其负温度系数更是加剧了电流不平衡度。其次，寄生参数的差异和布局的不对称也是造成瞬态不平衡电流的重要因素。最后，并联器件驱动回路的驱动电阻、内部栅极电阻以及驱动延时等因素存在差异也易出现不平衡电流。
在器件参数分散性方面，对同一批次的30个SiC MOSFET进行器件参数分散性测试，结果表明各器件参数分散程度中阈值电压的分散性最大。同时，该文献控制其他变量，分别对不同器件的参数分散性进行并联实验测试，发现阈值电压和跨导是造成瞬态电流不平衡的主导因素。当并联器件阈值电压存在差异时，阈值电压较高的器件导通较慢且关断较快，在开关过程中承担更小的电流。当并联器件跨导存在差异时，跨导越大的器件在导通瞬态下漏极电流上升斜率更大，承担更大的电流。在对器件跨导和阈值电压分析的同时考虑了温度的影响，结果表明阈值电压具有负温度特性，跨导具有正温度特性。由此得出器件的瞬态不平衡电流具有正温度特性，不加以抑制很可能会造成热失控而损坏器件。
电路参数不匹配主要体现在寄生电感、寄生电容的差异性。寄生电感主要包括器件封装的寄生电感和器件布局引入的寄生电感。在寄生电感差异方面，
分析了两个器件并联时漏极、栅极和共源极寄生电感失配对瞬态不平衡电流影响，结果表明在三种寄生电感中的共源极寄生电感是产生瞬态不平衡电流的主要原因，在并联电流分配的过程中共源极电感较大的器件瞬态电流较小。同时，不同的器件布局会引入不同的寄生电感，而寄生电感的不同则会造成电流分配的不均。分析了器件布局引起的寄生参数差异对并联器件瞬态电流分配造成的影响，结果表明在4个器件进行并联时，布局造成的额外共源极寄生电感不对称会明显增大器件的瞬态不平衡电流。此外，多器件并联产生的电流耦合效应也会提高器件瞬态不平衡电流的大小。针对寄生电容失配，采用功率分析仪对30个器件的寄生电容进行分散性测试，发现寄生电容的偏离度较小，可能对器件并联特性的影响不大。
驱动回路主要包括驱动延时差异以及驱动电阻差异，其中驱动电阻包括外加驱动电阻和栅极电阻。在驱动电阻方面，通过蒙特卡洛模拟分析，发现栅极电阻的失配会造成器件的瞬态电流不平衡问题，栅极电阻较大的器件导通较慢，开通瞬态承担电流较小，但其关断较慢，则造成关断瞬态承担电流较大。尽管驱动输入的PWM信号一致，但是由于采用多驱动器对并联SiC MOSFET进行驱动，或采用的光纤长度不同使得并联器件存在驱动延时差异，造成了瞬态电流不平衡。对器件的驱动延时进行分析，发现当两器件的PWM信号延时相差100ns时会存在很大的不平衡电流，驱动延时较大的器件更晚导通且更晚关断。在导通瞬态栅源电压较低，器件承担更小的电流，而在关断瞬态栅源电压较高，承担更大的电流。
并联SiC MOSFET均流方法
在进行并联器件均流过程中，首先就要采用同一型号的器件以保证内部参数的一致。其次，在电路布局中尽可能使得布局对称，确保外部参数一致。然而，即使是同一厂家、同一批次的同型器件也会出现参数的分散性问题，且电路布局方面也难以做到完全对称。针对并联SiC MOSFET的电流不平衡问题，已有部分文献提出了SiC器件并联均流方法。
(1)降额法
在工程应用中，为保证器件在并联运行中安全稳定，往往降低器件额定电流投入使用，采用降额法的器件工作电流和温度运行于额定值以下。并且采用降额法后，仅需要考虑稳态时的电流不平衡问题。为评估所需的降额程度，引入降额系数A和电流不平衡度δ,有
降额法虽然可以直接运行于不均流状态，却不能充分利用器件的电流能力，并没有从根本上解决完成器件的并联均流。同时，此方案在大功率应用场景下往往所需成本更高，故而需研究出其他均流方法配合使用。
(2)布局优化
不对称的布局主要引起寄生电感的差异，优化布局的方法是消除回路寄生电感失配造成的电流不平衡的重要手段。在DBC布局优化方面，提出了一种拆分输出的新型DBC布局。该方法通过增加交流端子使得4个并联芯片分为对称的2组实现分离输出模式，平衡布局造成的寄生电感差异。然而，此布局的优化并不能使得寄生参数的差异被完全消除，且随并联芯片个数的增多其均流效果逐渐减弱。
通过调整并联芯片内部源极键合线长度来改变源极寄生电感，使得各芯片栅源电压相等进而实现瞬态均流，如图1-5所示。此方案在一定程度上缓解了瞬态电流平衡，但随着并联器件个数的增多，所需引出键合线长度增加造成电感随之增大，可能引起开关瞬态下的振荡。提出了类似的方案，采用铜夹代替键合线控制连接在导线上的寄生电感。
针对并联半桥布局，通过建模分析了在并联半桥布局中共源极电感对均流特性的影响，发现采用上半部分并联时并联电流不平衡度较低，而下半部分并联时电流不平衡显著。相对于DBC布局，采用半桥布局的上半部分并联时均流效果更好。介绍了一种应用于铁路牵引变流器的对称SiC半桥模块内部布局以及功率母线对称布置，降低了导通电阻和阈值电压分散性造成的电流不平衡程度。
(3)有源栅极驱动均流方法
有源栅极驱动均流是在器件驱动回路中加入有源器件，通过改变器件的开关特性实现均流的方法。通过差分电流互感器进行电流监测，引入反馈环节来调整开关过程的延时，进而动态调节各器件的栅源电压，最终在多周期内逐步实现并联动态电流的平衡，如图1-6a)所示。然而，该结构反馈设计较为复杂且高带宽运算放大器较难实现，同时由于SiC MOSFET开关速度较快，罗氏线圈的采样时间和反馈回路引入的延时使之难以在一个周期内完成均流。为实现多器件并联均流，提出了一种主从式栅极驱动，选取并联器件中一个器件为主器件并设置其栅极电压为参考电压，其他从属器件强制跟踪电压，但是此均流方法仅可用于栅极电压失配场合。
针对驱动延时差异造成的瞬态电流不平衡问题，提出了一种基于数字电路控制的新型数字有源反馈驱动电路，通过采集各管的电流信息传输给CPLD,利用CPLD控制驱动电压延迟和大小进而调整并联器件电流上升/下降的斜率，图1-6b)为基于CPLD的数字型反馈均流方法原理图。然而，此方法需要设计较为复杂的控制逻辑电路，且需要多个开关周期才能完成均流。
(4)阻抗匹配
由于SiC MOSFET的导通电阻为毫欧级，在并联支路上分别串入小电阻是最简单直接的均流方案，如图1-7所示。
当串入电阻Rc远大于导通电阻Ras时，串入电阻Rc成为电流分配的主导因素，由导通电阻失配引起的电流不平衡得到有效抑制。然而，此方案无法解决阈值电压和跨导引起的瞬态电流不平衡问题，并且会大幅增加器件的稳态损耗，降低器件运行效率。文献[42]通过定量计算的方法，得到所需补偿源极阻抗和漏极阻抗大小并分别在对应支路进行补偿，以消除公共支路阻抗耦合造成的电流不平衡问题。该方法仅通过串入阻抗即有效解决了瞬态和稳态下电流不平衡问题，具有良好的经济效益。然而，附加阻抗的方法增加了电路复杂性，同时也会额外产生器件开关损耗以及导通损耗。
(5)耦合电感
耦合电感均流方法是一种在功率回路增加无源器件消除不平衡电流的均流方案，是抑制瞬态电流不平衡的有效方案。
在并联器件漏极加入耦合电感，当并联支路存在不平衡电流时，耦合电感磁芯产生公共磁通增加环流的阻抗实现均流，图1-8a)为基于漏极耦合电感的均流方法原理图。漏极耦合电感有效地解决了阈值电压与跨导失配造成的瞬态电流不平衡问题，但同时漏极耦合所需的电感体积较大，且由于漏极增加电感，器件关断时会产生较大的冲击电压，影响器件安全运行。针对阈值电压失配造成的瞬态电流不平衡问题，结合源极驱动电阻提出了一种基于源极耦合电感的瞬态均流方法，基于源极耦合电感的均流方法原理如图1-8b)所示。该方法在并联器件源极插入耦合电感(此源极电感并非器件封装中的共源极电感),当功率回路产生不平衡电流时，源极耦合电感通过提高并联器件的栅源电压差异来补偿阈值电压失配造成的电流不平衡，并通过源极驱动电阻提高栅源电压差异的上升速率，最终实现峰值电流均衡。此外，与漏极耦合电感不同的是，采用较小的源极耦合电感即可完成均流，大大减小了耦合电感的体积
并联驱动设计
SiC MOSFET的开关行为和驱动电路密切相关。根据2.1、2.2节中对SiC器件静态特性和开关特性分析可知，较高的开关速度会产生较大的电流尖峰，但减慢开关速度则会产生更大的开关损耗，同时器件导通电阻的大小与驱动电压联系紧密。另一方面，驱动电路的电压尖峰也可能造成器件栅源极氧化层或引发误导通，对系统可靠性产生不利影响。
因而在SiC MOSFET的驱动电路设计中需要重点关注这些因素，本节着手于并联SiC器件的驱动电路设计要点和驱动参数，设计出一种适合于并联器件的驱动电路。
驱动结构设计
并联SiC MOSFET的驱动电路主要可以分为统一栅极驱动与独立栅极驱动两种[63],如图2-11所示。
图2-11 a)中所用的并联驱动所需的驱动芯片最少，设计简单经济且便于集成，在此结构中栅极驱动将输入的PWM信号统一放大后分别连接到各个器件栅极，由于输出PWM信号为同一驱动生成，因而并联器件栅极不存在信号延时。然而，由于该方法仅用一个驱动芯片，在多器件并联时要求较大的驱动电流。同时，在采用统一方式时，需注意驱动输出端到各SiC器件栅极走线长度的一致性，否则额外的驱动阻抗会造成并联器件开关行为的不一致。
图2-11b)为独立栅极驱动结构，采用多个驱动芯片独立输出PWM信号。该结构一方面解决了单独驱动时驱动能力的限制问题，另一方面也可以使得每个SiC器件的栅极信号完全解耦，保证并联器件栅极驱动的独立性，避免了有源驱动结构加入时驱动信号互相干扰。但是，该结构要求采用的驱动芯片信号延迟的一致性，需要选取同一批次生产的驱动芯片投入使用，尽可能减小传输时间误差。然而，尽管采用同厂家、同型号且同批次的驱动芯片，不同的并联芯片之间仍然会存在一定的驱动延时，以瞻芯电子的电容隔离驱动芯片IVCO1A01DR为例，同批次的驱动芯片间仍存在1~2ns的延时，因而两器件驱动的延时不一致会产生一定的不平衡电流。
由于本设计中采用并联SiC器件较少，对驱动能力的要求较低，同时考虑到统一栅极驱动存在的延时差异更小，且在驱动设计中走线易于一致，因此选用简单经济的统一栅极驱动结构进行设计。综上，本文基于“统一驱动电路结构”对并联SiC器件进行驱动设计。由于驱动结构仅有一个驱动芯片，因此需要注意驱动电路的驱动能力，故下文将对驱动功率、驱动电流和驱动电压等关键因素进行详细分析，以确保SiC MOSFET能被正常驱动。
并联驱动电阻配置
器件的驱动回路中存在较大的寄生电容和寄生电感，如果没有驱动电阻，器件的栅源电压易产生严重的振荡，需要在驱动器后级串入外加驱动电阻抑制电容和电感引起的栅极振荡现象。而在进行并联驱动设计时，合理配置外加驱动电阻是至关重要的，以确保器件的安全稳定运行。
前文提到，本文在驱动电路的选取上选择统一驱动电路，在此基础上驱动电路的驱动电阻有两种配置方案，一种是对所有SiC MOSFET仅采用一个驱动电阻进行驱动，另一种则是每个器件栅极均配置一个独立的驱动电阻，图2-12为两种不同的驱动电阻配置方法。
图2-12a)为统一驱动电阻配置方法，此方法避免了驱动电阻分散性对栅源电容充电速度造成的影响，但是若并联SiC器件存在瞬态电流不平衡会造成更大的不均流问题。主要由于开通较快器件的栅源电压ugs会更早到达米勒平台电压Vmiller,而其余尚未达到平台电压器件的栅源电压则被钳位，减缓导通速度，从而产生更大的电流不平衡。同时，采用此结构会造成各器件的栅极电压相互耦合，不利于加入有源补偿结构进行均流设计。图2-12b)为独立驱动电阻配置方法，分别采用多路驱动电阻分别接入到器件栅极，解除了各并联器件间栅极电压存在的耦合。虽然采用多个驱动电阻会存在驱动电阻分散性问题，但考虑到各驱动电阻的分散性极小，故此在驱动电阻配置方面，本文采用独立栅极驱动。
在驱动电阻大小配置方面，由第2节的开关过程可知，驱动电阻的大小是影响器件开关动作波形的重要参数，开关过程中SiC器件的栅极等效电路的二阶RLC等效电路模型如图2-13所示。
根据器件的导通与关断过程分析可知，调节栅极驱动电阻的本质在于改变器件开关瞬态在开关过程的充放电速率。减小栅极驱动电阻，可以提高器件的开关速度，但还应考虑栅极驱动回路振荡对栅极电阻的限制，二阶电路的阻尼比ξ为
根据数据手册中提供的输入电容Ciss=1300pF,结合Wolfspeed公司提供的LTspice仿真模型中封装中的栅极与源极寄生电感之和为16nH,此时可得最小驱动电阻minRG为7Ω。驱动栅极存在布线引起的寄生电感，同时由于器件栅极存在内部驱动电阻为9Ω,因此可以取驱动电阻为5Ω。
第二章
1、引言
近年来，随着SiC MOSFET器件的可靠性不断提高，加上自身成本的逐渐降低，使得SiC MOSFET在中小功率的应用场合越来越广泛。由于SiC MOSFET较传统的硅基器件具有更高开关频率、适应高温场合等显著特点，可以使电力电子设备实现更高的功率密度。但是，由于生产成本、制造工艺等因数的限制，导致单个SiC MOSFET的通流能力有限，其单个容量依然无法满足大容量电力电子设备，因此只能通过对SiC MOSFET并联的方式进行扩容，来满足大功率场合的需求。由于并联器件在主功率回路中参数的不一致性，不可避免的会出现各个支路电流不均衡的问题。电流的不均衡问题主要分为静态电流和动态电流的不均衡。这种电流的不均衡将对SiC MOSFET模块带来不容忽视的危害，主要体现在并联模块损耗差异性、模块电流和电压应力的差异性以及开关速度的差异性，这种差异会导致单个器件长时间处于损耗、应力过大而损坏，进而对其他并联的器件以及整个系统带来危害。
2、并联模块的不均流因素分析
目前，国内对SiC MOSFET并联不均流的原因展开了广泛的研究，其主要包括模块本身参数设计、主功率回路寄生参数、不同应用场合的温度变化等对并联模块电流不均流的影响，表1从模块并联不均流的静态因素及动态因素进行了列举。
3、SiC MOSFET 并联均流设计方法
3.1均流电路特性分析
在功率回路中，寄生电感可分为3大类 ：开关环路杂散电感、共源极杂散电感和栅极回路杂散电感。寄生电容主要包括CGS栅源极间寄生电容、CGD漏栅极间寄生电容、CDS漏源极间寄生电容。
在理想情况下，不考虑上述电路寄生参数及各种因素对并联均流模块的影响，在两个并联的SiC MOSFET主功率回路中串入一个耦合电感，当两个支路的电流同时流入耦合电感时，电感线圈会产生大小相等，方向相反的磁通量，从而电感总的磁通量为零，对电流不起作用。在实际应用的环境中，由于功率回路中各种寄生参数以及器件分散性、温度等的影响，两个支路的电流会有所偏差，则通过电感时会在磁芯中产生磁通，从而会在线圈上产生感应电动势。根据法拉第电磁感应定律可知，由于电流偏差所产生的感应电动势会驱使不平衡电流为零，从而能够实现两个支路的电流均流。
3.2均流电路的设计
通过以上分析可知，在SiC MOSFET并联主功率回路中加入耦合电感可有效的抑制不均流现象，具体电路如图1所示。
在上图中，耦合电感的两个线圈匝数相等，两个支路的电流不平衡时，线圈中激励电感Lm上产生的电动势u为
通过上式可以看出，磁芯的材质、线圈匝数、磁芯的大小都对支路电流的均衡度有影响。
4、结束语
总之，由于SiC材料的特性，相比于传统的硅衬底MOSFET及IGBT，SiC MOSFET在高频、高温的应用场景日益凸显。而模块在并联的过程中产生的不均流问题，可以通过耦合电感来解决。但是，影响并联模块不均流的因素还有很多，诸如器件自身参数分散性、外界温度、主功率回路等都将对并联模块造成不均流现象，所以对于SiC MOSFET均流方法的进一步研究非常有必要。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
点击下方图片免费领取产品规格书
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
