今天这部分的主题是ROHM三代SiC MOSFET产品的可靠性评估包括短路、雪崩和DGB
先简单介绍ROHM的二代、三代SiC MOSFET产品，
图片来源：网络
如上，ROHM二代、三代SiC MOSFET产品结构示意图，
前者是平面MOSFET，后者是沟槽MOSFET，
ROHM的沟槽MOSFET结构与众不同，除了在栅极区域挖槽形成沟槽外，在源极区域也形成沟槽，业界称之为双沟槽SiC MOSFET
对源槽的侧壁和底部进行注入，形成P屏蔽区，通过P屏蔽区与N漂移层形成的PN结，分担栅介质电场，以保护栅介质。
第三代产品，源槽和栅槽的深度相同，应该是同一步刻蚀工艺形成。
图片来源：网络
这张图是两代产品的电参数对比，
第三代产品的Rdon明显减小，开关损耗和输入电容也明显降低，
但反馈电容从16pF增至27pF，大概是因为元胞尺寸缩小使得元胞数量增多，沟道密度增大，
另外推荐栅压VGS那一栏，也有细微区别，二代是-6V~22V，三代是-4V~22V，
相比二代平面MOS，三代沟槽MOS能承受的负栅压绝对值更小，
为什么会这样？
后文会解释。
接下来，分别解释短路、雪崩和DGB可靠性评估，
（1）短路能力：
与Si器件相比，同规格SiC MOSFET芯片面积更小、电流密度更高，热量分布往往也更加集中，导致了更差的短路能力，
商用Si IGBT器件的短路耐量典型值在10μs左右，而商用SiC MOSFET器件的短路耐量典型值在3μs左右。
当然在较低的母线电压条件下，发热减少，短路耐量会增大，相比1200V SiC MOSFET产品，650V SiC MOSFET产品的短路耐量就要高很多。
ROHM第二代SiC MOSFET产品（TQ247封装，1200V），在典型测试条件（母线电压700V,驱动电压18V）下，短路耐受时间≥10μs。
ROHM第三代SiC MOSFET产品，改用沟槽栅结构，导通电阻更低，电流密度更大
这意味着在短路时，饱和电流更大，单位时间内产生的热量更高。因此三代产品的短路耐受时间比二代产品更小。
但三代1200V SiC MOSFET产品的短路耐量典型值仍能保证在5μs以上。
另需注意，SiC MOSFET分立器件的短路耐量，并未通过筛选的方式实现100%参数保证，5μs仅是典型值，并非每只器件都能保证。
（2）UIS能力：
已有诸多报道将Infineon、ROHM的沟槽型SiC MOSFET进行对比研究，比较二者的UIS失效机制差异，
Infineon的不对称沟槽型SiC MOSFET产品（AT-MOS）、ROHM的第三代双沟槽型SiC MOSFET产品（DT-MOS），单脉冲UIS失效机理不同，前者均为热失效，后者包括热失效和栅氧损坏。
具体的研究思路，是设置不同的实验条件（主要是温度、栅偏条件两个变量），通过波形、终端阻抗测试、仿真以及FIB结果，交叉验证，最后得出失效机理不同的结论。至于为什么第三代DT-MOS产品会出现栅氧损坏，
追根溯源，是因为该结构中，源沟槽侧壁及底部的屏蔽区对栅氧的保护不够彻底，使得栅氧承受的场强较大。
之前这篇文章，研究DT-MOS（三代产品）、AT-MOS在负栅偏、负载电感变化时的单脉冲UIS能力，以及失效机理。
有关负栅偏的部分，大致如下，
将正栅偏固定在+18V，负栅偏分别采用0、-10V和-20V，其余条件相同。
DT-MOS在这三种条件下的雪崩能量密度分别为：7.12、1.56和0.68 J/cm2。
AT-MOS在这三种条件下的雪崩能量密度分别为：7.05、7.13和7.73 J/cm2。
随着负栅偏绝对值增大，DT-MOS的UIS能力骤降，AT-MOS的UIS能力略有提升。
为什么会这样？
因为DT-MOS的UIS失效机制，包括栅介质击穿和热失效，而AT-MOS的UIS失效机制，只有热失效。
这意味着DT-MOS对栅介质的保护不够充分，使得栅介质难以承受较大范围的栅压。
前文提到，相比二代平面MOS，三代沟槽MOS能承受的负栅压绝对值更小，
这也许就是推荐负栅压略小的原因。
也许正是为了改进这一点， ROHM 的第四代产品，将源槽的深度加深，以将 P 屏蔽区送到半导体更深处，更加有效地保护栅介质 ，
图片来源：网络
第四代产品的剖面如上，这也是目前商用SiC器件中最深的沟槽。
之前提过一篇2024年的文献，对比了包括ROHM第四代产品在内的四种商用SiC MOSFET器件的单脉冲UIS能力
从这篇文献给出的结果可以看到，相比三代产品，ROHM四代产品的雪崩耐量密度提升了21倍。
看着有点夸张，但四代产品的UIS能力有显著提升，这一点毋庸置疑。
（3）DGB：
三代产品更窄的负栅压应用范围，使其在动态栅偏应用（DGB，Dynamic Gate Bias）中，需格外注意，简言之，如果负栅偏绝对值大于4V，动态栅偏应力会使其Vth发生明显正向漂移。ROHM对此进行了实验，
固定正栅偏+22V，频率300kHz，占空比50%，负栅偏在-4V到-10V之间变化，分别进行DGB实验。
结果显示，负偏压为-4V（等于额定值）时，Vth几乎无漂移，
负偏压为-6V ~ -10V（低于额定值）时，Vth明显增大（未给出具体值），
漂移是否发生几乎只取决于负偏压是否低于-4V，与占空比、正偏压大小没有关系。
漂移的速度依赖于开关次数（即应力施加次数），开关频率越高，漂移出现得越快。
Vth明显增大会引起导通电阻Rdon增加，从而增加导通损耗。
小结：
1、ROHM二代1200V SiC MOSFET短路耐量典型值在10μs以上，三代1200V SiC MOSFET短路耐量典型值在5μs以上，
但SiC MOSFET分立器件的短路耐量并非通过筛选的方式实现100%参数保证，5μs仅是典型值，并非每只器件都能保证。
2、相比二代产品，ROHM三代SiC MOSFET的Rdon明显减小，开关损耗和输入电容明显降低，但反馈电容有所增加，且雪崩能力较差，负栅压应用范围较窄。
UIS实验条件下，会出现栅介质失效。第四代产品将源槽加深，以形成更深的屏蔽区，有效保护栅介质，明显提升产品的雪崩耐量。
3、ROHM三代产品更窄的负栅压应用范围，使其在DGB应用中需格外注意。如果负栅偏绝对值大于4V，动态栅偏应力会使其Vth发生明显正向漂移。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
点击下方图片免费领取产品规格书
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
