摘要
碳化硅(SiC)金属氧化物场效应晶体管(MOSFET)的优秀的电热特性使得SiCMOSFET可以缩小系统体积、降低对冷却设备的要求、提高能量转换率、提升系统的功率密度。为了让SiCMOSFET满足更大功率应用的需求，可以采用多个器件并联提升系统的电流能力。然而，器件参数失配与非对称布局在器件并联时难以避免，导致并联器件之间存在不平衡电流，进而影响并联系统的可靠性，其中动态不平衡电流的影响更为严重。本文总结了国内外并联均流问题的研究现况的优缺点，围绕SiCMOSFET的并联动态电流不平衡问题，首次引入前馈型神经网络算法(BPNN)结合平均影响值算法(MIV)对并联电流不平衡问题进行预测与分析，随后考虑参数失配与非对称布局同时存在的情形，展开器件的并联均流问题调控方法的研究。
首先，引入BPNN算法来预测SiCMOSFET并联的不平衡动态电流以及过冲电压，e指数形式的函数作为激活函数更适合于预测并联均流问题，最终优化后的算法结构预测结果与仿真结果高度一致，预测动态电流不平衡值和过冲电压的准确率达到98.18%与97.1%。随后，引入MIV算法分析并联均流特性对影响参数的影响权重，在一定程度上对BPNN这一黑盒子模型进行可解释性分析。影响权重的相对大小表明多个器件参数、源极对称电压以及非对称源极电感对动态电流不平衡值的影响更为显著，该结论有助于后续并联均流问题调控方法的研究。
其次，针对影响并联均流的高影响权重参数展开研究，提出了器件参数失配与非对称布局互相补偿的方法，揭示了器件参数失配与非对称布局之间的线性补偿关系，以及任意器件与其最优布局之间的线性补偿关系，并讨论了影响该补偿关系的非理想影响因素。随后，对这一补偿效应进行了简要的定性分析。根据补偿思想，器件在并联前需要标定电流能力，来确定器件的放置位置以及所需搭配的最优布局，该补偿思想可以通过电路的简单等效变换推广至任意数目的器件并联。根据这一补偿思想，提出了任意数目器件并联在非对称布局下的器件筛选方法。
最后，通过实验验证上述补偿思想。统计了104个来自4个生产商生产的平面型SiCMOSFET的器件参数，搭建了双脉冲测试平台，在有限元分析提取寄生参数的辅助下设计了4版PCB测试板，验证了两器件并联情形补偿思想的有效性。
第一章 绪论
1.1研究工作的背景和意义
在当代社会，电子产品已经与人们的生活高度绑定，人们对电能的需求日益增长，这其中离不开半导体技术的支持。半导体技术持续沿着摩尔定律的路线缩小芯片特征尺寸，随着线宽接近于纳米尺度，量子效应与泄露电流带来的问题越来越显著，因此半导体技术的发展必须考虑“后摩尔时代”问题。功率半导体器件在超越摩尔定律中扮演十分重要的角色。人们的日常生活中70%电能需要通过功率半导体进行处理才能使用，功率器件在汽车电子、光伏逆变、风力发电、航空航天、智能电网、新能源电力系统等领域中广泛应用，主要负责其中的变频、变压、变流、功率放大、功率管理等功能。功率器件主要包括二极管、晶闸管、金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极晶体管(IGBT)。在功率变换器中，硅(Si)基器件在功率器件领域中占主导地位，其应用已经较为成熟。然而硅(Si)已经接近材料性能极限，SiIGBT在击穿电压和开关性能方面的进展有限，边际成本越来越高，行业仍然对高功率密度、高频开关、高温应用等有着更高的需求。
21世纪以来，以碳化硅(SiC)为首的第三代半导体由于其卓越的材料性能得到广泛关注，并逐渐进入大规模应用阶段。SiC的全球功率器件市场集中于SiCJBS与SiCMOSFET，并以高于40%的复合年均增长率继续快速增长。图1-1展示了SiC与Si材料特性对比，相比于Si，SiC具有3倍的禁带宽度，可大幅度减小泄露电流，从而降低器件的功率损耗并提高工作温度；SiC具有近10倍的击穿场强，在具有更高击穿电压的同时可以保持优秀的导通能力；SiC具有近4倍的导热率使得器件具有更强的散热能力，降低散热系统要求的可以降低功率密度；此外，SiC的抗辐射能力更强，可以应用于航天领域。这些特性使得SiC在众多战略行业可以降低50%以上的能量损失，最高可以使设备体积减小75%以上。
SiC优秀的材料性能使得SiC功率器件有潜力提升功率系统的性能。当输出电压要求在600V-1700V以内，相比SiIGBT，SiCMOSFET更快的开关速度可以实现更高的控制带宽和更低的电流纹波，从而降低母线电容对滤波的要求，通常电容器会占逆变器总成本的三分之一左右，这将大大降低系统的体积和成本。更低的开关损耗提高了系统的功率密度，从而降低对散热器的要求。如果输出电压高于这一电压范围，高达6500V的电压等级使得SiIGBT单管可以直接应用。为了使SiCMOSFET能在相同电压等级下工作，可以提高器件的衬底厚度，但是外延生长厚SiC衬底的成本较高，更多选择的是将多个器件串联来提高耐压能力。
SiCMOSFET应用中在保证高耐压能力的同时需要具有高电流能力，由于SiCMOSFET是由多个原胞并联为一个芯片，其输出电流可以认为是各个原胞的输出电流之和，因此可以通过提高芯片面积来提高电流能力。SiC与Si一样，芯片良率会随着芯片面积的提升而下降，而SiC的工艺的不成熟进一步降低了良率。与此同时，芯片成本会随着器件面积的增长而指数增加。例如，100A硅芯片的成本是50A硅芯片的2.5倍，200A硅芯片的成本是100A硅芯片的5.5倍。为了在避免高成本的同时获得更高的电流能力，多个器件可以通过键合线与基板连接的方式实现并联使用，多芯片并联的SiC功率模块内部结构如图1-2(a)所示。
当采用并联应用时，多种非理想因素导致的系统电热特性不均匀，降低系统的可靠性，最终导致并联系统失效，SiCMOSFET功率模块的失效如图1-2(b)所示。在开关动态期间，由于SiCMOSFET较快的开关速度，使得各个器件在开启期间承受大于稳态电流的过冲电流，而在关断期间承受大于母线电压的过冲电压。各个器件由于其并联关系使得承受的过冲电压一致，而器件参数之间的工艺偏差，以及布局走线不对称会使得器件之间存在电流应力分配不均匀，部分器件会承受远大于平均值的电流应力。过大的电流应力可能会使得部分器件承担较低电流，而部分器件承担较高电流。在SiCMOSFET应用中，器件需要工作在截止区和欧姆区，如果器件在任何情况下进入饱和区域，过大的电压和电流会产生很高的功率损耗，这可能会在很短的时间内损坏它们。因此，有必要将这些器件置于电压和电流的安全工作区(SOA)中运行。
与此同时，长期的电流不平衡会导致开关损耗和导通损耗的不均匀分布，加之器件在散热器的位置差异会导致热阻的分布不同，从而出现热应力的不均匀分布。在大电流和低电感下的非嵌位感性负载开关过程(UIS)中，初始结温更低的器件更容易发生失效，结温度的差异降低了并联系统的总体最大雪崩耐量。另一方面，封装模块中各个材料的热膨胀系数存在差异，不同材料的连接处在承受周期性的热应力作用时会导致塑性应力积累，热应力的不均匀分布会在局部区域加剧这一过程，提高了热疲劳失效风险。虽然可以通过降低开关速度和额定功率的方式来缓解热应力所问题，提高并联系统可靠性，但是这样会牺牲应用SiC器件所带来的性能优势，降低功率密度的同时提高了整个系统成本。
综上所述，SiCMOSFET器件具有极大的应用潜力，SiCMOSFET并联系统的电热应力问题是提高系统可靠性的关键，其中热应力不均匀很大程度上也是源于电流不平衡。因此，SiCMOSFET的并联均流问题具有较高的研究价值。
1.2、SiCMOSFET并联均流问题的研究现状
SiCMOSFET的电流不平衡主要受到器件参数之间失配与布局走线引入非对称寄生电感的影响。对于器件完全导通时的静态电流，器件参数中的导通电阻(Rds)占主导影响地位，而非对称布局的影响较为有限。更大的电应力会引起器件温度上升，Rds的正温度系数会使得工作电流下降，从而对静态电流不平衡产生自限效应[25-26]。然而这一自限效应较为有限，实现静态电流平衡仍需要基于Rds做器件筛选。对于器件开启过程时的动态电流，主要受到阈值电压(Vth)、栅极电阻(Rg)、栅源电容(Cgs）、栅漏电容(Cgd)和跨导(gfs)等动态参数失配的影响，使得器件之间存在不一致的开关速度与电容充放电。而布局参数中的源极非对称电感会造成动态电流不平衡[30]。相对于静态电流，由于动态电流不平衡并没有自限效应，而Vth的负温度系数会进一步恶化动态电流不平衡。另一方面，在开关电源等这类高频应用中，功率MOSFET的开关损耗占总损耗的比例较大，可以几乎忽略导通损耗的影响。因此，SiCMOSFET并联应用中动态电流不平衡问题更严重。
目前抑制动态电流不平衡的方法可以大概分为四条技术路线：有源栅极驱动均流法、无源器件均流法、优化布局均流法以及器件筛选均流法。下面将依次介绍国内外的研究现状。
1.2.1有源栅驱动均流法
有源栅驱动均流法是通过检测并联的每个器件的电流，反馈回控制回路作信号处理，并调整各个支路栅极信号延迟时间，或调节各个支路的输入电荷来平衡电流，该方法的优势在于不需要考虑器件、布局、温度、系统的老化与退化的影响，可以实现高效的电流平衡。该方法在SiIGBT应用中已经得到深入研究，但是由于SiCMOSFET的更快的开关速度与开关频率，并联SiCMOSFET系统对有源栅极驱动器和传感器的响应速度要求更高，SiIGBT的有源栅驱动均流方案并不能直接移植至SiCMOSFET并联系统。YangWen等人提出了一种有源栅驱动电路如图1-3所示，利用源极电感上的压降来检测电流。两个由三极管制成的电压控制电流源电路在每个并联器件的栅极上，通过从栅极注入或提取电流来控制器件的电流斜率。该方法避免了在源极引入采样电阻测量电流所带来的阻抗提升，但是为每个单独的器件增加两个额外的辅助电路并不总是可取的，与此同时多器件并联的每个器件栅极都难以从外部访问。YangXue等人设计了一种平面罗氏线圈电流传感器采样差模电流，并以闭环方式调节门延迟，以补偿导通和关断转换时的电流不平衡。该方法避免了侵入式测试电流的手段，但它需要在每一支路配合一个罗氏线圈作为高带宽电流传感器，这将提高制造成本。
1.2.2无源器件均流法
无源栅驱动均流法是通过引入无源器件来平衡动态电流，研究较多的方案是在并联的器件的源极或漏极之间引入耦合电感，其电路示意图如图1-4所示。支路之间的差模电流会在耦合电感内部形成一个磁场，因为磁通量的改变会在线圈两端产生电势差，这个电势差会阻碍电流的流动，从而起到抑制差模电流的作用。这种方法的优势在于不需要引入昂贵的传感器，易于实现。引入耦合电感的同时也会在功率回路引入更大的寄生电感，虽然引入更大的源极电感可以更进一步平衡电流，但这也将引起更大的过冲电压，提高了器件工作在非安全工作区的风险。此外，随着并联支路数目的上升，支路之间引入耦合电感将变得更为困难。为了避免这一问题，SaizhenChen等人在传统RC缓冲电路的基础上引入耦合电感来补偿栅极驱动信号，使用RC缓冲器可以在优化电流分布的同时，减少甚至消除大部分开关振荡。该方案的每个器件都需要搭配一个耦合电感，这将提高系统的体积。
与此同时，将磁性材料集成在封装模块中具有一定的挑战性，集成磁性材料将限制电源模块的耐温能力，并且在涉及多个并联器件的场景中难以实现该方案。为了避免使用耦合电感，可以选择在栅极设计不同的栅电阻来补偿器件因开关速度不一致而产生的导通延迟，该方法需要针对每个并联器件定制化设计，灵活性较差。另一种方法是在每个器件的栅极或是开尔文源极处添加电阻来降低开关速度和额定功率，然而这些方法会降低器件的开关速度，并降低并联系统的功率密度。
1.2.3优化布局均流法
优化布局均流法旨在通过优化电路拓扑实现对称布局或是等效对称布局，来避免非对称布局带来的影响。HelongLi等人提出了一种新的直接键合铜(DBC)布局，通过修改母线端子与并联器件源极的连接位置，实现了部分器件之间的对称布局。该方法显著降低了电流耦合效应，但仍然没有完全避免非对称布局所带来的负面影响。与此同时，随着并联器件数目的上升，这一负面影响将进一步提升。BinZhao等人将器件绕母线源极端子周围等距离放置，形成对称的椭圆形布局。该方法简单且容易实现的同时，完全避免了非对称布局的影响，但是模块体积会随着器件并联数目的增多而变大。ChengZhao等人根据器件与母线端子的距离设计了不等长的键合线，如图1-5所示，通过引入响应面模型和非线性约束优化算法，可以精确的计算和控制焊线的长度和连接点来改变对应支路的寄生电感大小，可以在实现对称布局的基础上避免增大模块体积。
但是随着并联器件数目的提升，每个支路的源极电感都会变大，这将引起更大的过冲电压，提高器件工作在非安全工作区的风险。YangHe等人提出了一种直流去耦电容对并联开关单元进行去耦，实现了等效对称的电路布局。然而，在模块中引入陶瓷电容器会影响可靠性。BoyiZhang等人通过设计每个并联器件的共源极电感与其功率环路电感成反比，实现了等效对称布局如图1-6所示。该方案提倡器件采用非开尔方式连接，虽然共源极电感的存在可以平衡一部分失配电流，但是共源极电感会显著提高开关损耗。需要补充的是，现有的优化布局均流法是在对称器件的基础上展开讨论。
1.2.4器件筛选均流法
器件筛选均流法旨在基于部分电学指标，在大量待使用器件中选择出电学特性相近的器件组合用于并联。JamesOpondoAbuogo等人选择Vth、Rds、gfs、Rg作为筛选指标，将指标输入线性回归算法来预测所选器件组合的电流不平衡度。该方法预测静态电流的准确率较高，但是由于算法的仅包含简单的线性映射关系，预测动态电流的准确率较低。JunjiKe等人选择转移特性曲线偏差度作为筛选指标，该指标与动态不平衡电流有较好的线性度。根据这一线性关系，该团队设计了一种可以快速筛选出转移特性相近器件的分层聚类算法，分层聚类结果如图1-7所示，筛选后的器件组合具有更好的均流特性[51]。然而，现有的器件筛选方法并没有消除由非对称布局造成的负面影响。
1.3机器学习在SiC领域中的应用
动态并联均流的优化涉及多种器件参数与布局参数，如何设计最优的布局，以及如何在大量器件信息中快速筛选合适的器件组合，是提升SiCMOSFET并联系统性能与可靠性的关键。大量器件所引入的大数据以及多变量优化的特点使得机器学习在并联均流问题中具有较大的应用潜力。
随着人工智能在人们日常生活中出现越来越多应用，其中机器学习算法在半导体技术中已经开始应用。机器学习算法可以大致分为三类：监督学习算法、无监督学习算法、强化学习算法。
1.3.1监督学习在SiC领域中的应用
监督学习算法要求特定的输入和输出，需要先将一组由外部监督者提供的带标注训练集来迭代算法参数，直至达到所预设性能，是一种任务驱动型算法。训练后的算法可以视为一种函数映射关系，可以通过训练数据的特征来预测未知数据。常见的监督学习算法有线性回归算法、神经网络算法、支持向量机、最近邻居法、朴素贝叶斯法、决策树等。
监督学习在SiC的顶部籽晶溶液生长技术中的应用已经得到众多学者的研究。YutoTakehara等人将贝叶斯优化算法应用于生长高质量SiC单晶，其中磁头磁场强度、磁头中心位置和种子转速作为优化参数，贝叶斯算法辅助计算流体力学模拟过程，该计算成本仅有常规优化的四分之一。该团队随后引入卷积神经网络技术，通过加噪声求敏感区域对算法进行可解释性分析，最终确定熔体流动的最敏感区域。该技术可以自动预测优选的熔体流动模式，实现高质量的晶体生长。
监督学习算法中的线性回归算法已经应用于并联均流问题，可以通过器件的静态参数，预测器件并联后的动态和静态电流不平衡度，并筛选电流特性相近的器件组合。
1.3.2无监督学习在SiC领域中的应用
无监督学习算法并不要求特定的输入和输出，算法在未标注数据集中自行归纳特征，并将其进行分类，是一种数据驱动型算法。其本质上是一种统计方法，可以在没有标签的数据里发现一些潜在结构。与监督学习算法不同的是，无监督学习算法没有明确目的，数据集无需标记，而分类效果几乎无法量化。常见的无监督学习算法有k均值聚类、分层聚类算法、主成分分析算法、奇异值分解算法等。
无监督学习算法中的分层聚类算法已经应用于并联均流问题，可以筛选器件组合优化动态并联均流问题。
1.3.3强化学习在SiC领域中的应用
强化学习算法采用数据驱动的方法，将智能体与复杂不确定的环境进行交互，目标是极大化它能获得的奖励。与上述两种算法不同的是，强化学习需要在“开发”与“试错”之间的折中权衡，智能体必须开发已有的经验来获取收益，同时也要进行试错，使得未来可以获得更好的动作选择空间。
强化学习已经在SiCMOSFET的剩余使用寿命预测中得到广泛研究。其在线监测特性与有源栅驱动均流法的核心思想相近。然而，动态并联均流方法难以实现的根本原因是难以兼顾低成本与非侵入式监测。因此，现阶段强化学习并不适合于解决动态并联均流问题。
1.4本文的主要工作
第一章简要介绍了SiC功率器件的应用背景和SiC功率器件在应用领域中的瓶颈问题。然后对现有优化并联均流的有效方法进行了归纳总结，指出了各个方案的优势与存在的不足。然后简单介绍了几种机器学习算法以及一些算法在SiC生产制造领域中的应用。
第二章提出了一种可解释性机器学习算法模型用于预测和分析并联均流问题。采用前馈型神经网络算法(BPNN)这一监督学习算法来预测动态电流不平衡度，电路仿真软件LTspice中进行蒙特卡洛仿真，生成的数据集用于训练和验证BPNN算法。在BPNN算法模型中，着重优化了训练集数量、隐含层函数、隐含层层数，使得所搭建的算法模型可以实现与仿真数据的精确映射关系，可以代替软件仿真过程。然而其绕开物理机制预测的黑盒子特性使得算法对并联均流的调控方法并不能做出明确的指导。平均影响值算法(MIV)通过对BPNN的输入数据施加扰动，统计输出数据对这一扰动的敏感性，可以计算出每个影响因素的影响权重。该影响权重有助于总结器件筛选与布局设计的大致优化方向，为后面进一步的均流方法设计提供参考。两种算法的结合取代了传统数学建模的分析过程，建立了可解释的映射关系。
第三章基于MIV算法的分析结果，提出了一种新型补偿方法来优化动态并联均流问题，揭示了器件参数失配与非对称布局之间的线性补偿关系，以及不同器件与最优布局之间的线性补偿关系，并讨论了影响该线性关系的非理想影响因素。随后，对这一补偿效应进行了简要的定性分析。当考虑多器件并联情形时，可以通过将支路之间的耦合电感通过等效变换转化为各支路电感，可以将两器件并联的线性补偿关系推广至任意数目器件并联情形。因此，非对称布局下的器件筛选只需要根据布局来筛选出具有一定器件参数失配的器件组合即可。这种补偿方案可以在不引入额外结构、不牺牲并联系统性能、不扩大并联系统体积的基础上实现了动态均流。
第四章测试统计了104个来自四个生产商的SiC平面型MOSFET的器件参数，横向对比了来自同一晶圆的器件与不同结构的器件之间的参数一致性。随后，设计了4版印刷电路板(PCB)并搭建了双脉冲测试平台，通过有限元分析提取了各个PCB的寄生电感。整个实验测试了具有不同器件参数失配的器件组合在不同布局下的动态电流不平衡度，验证了器件参数失配与非对称布局之间的线性补偿关系，验证了两器件并联情形补偿方法的有效性。
第五章给出本文所得出的结论，并给出并联均流问题的优化方向。
第二章基于机器学习算法的并联均流问题分析
在器件并联应用中，各个支路之间存在的动态电流不均衡会严重影响并联系统的可靠性问题。造成这一问题的原因可以概括为两大影响因素：器件参数失配和非对称布局。然而，多变量的影响以及复杂的电路拓扑为理论推导求解器件动态特性带来了挑战。反向传播神经网络(BPNN)机器学习作为一种数据驱动型的黑盒子算法，可以绕过物理机制得到输入层和输出层之间的快速映射关系。借助LTspice仿真软件，进行蒙特卡洛仿真生成用于训练BPNN的数据集。在BPNN的基础上，引入了一种平均影响值算法(MIV)来分析BPNN这一黑盒子模型中输出层对输入层扰动的敏感性，计算得出输入层变量对输出层的影响权重。本章提出了一种可解释性机器学习算法，其结构如图2-1所示，实现了两器件并联时峰值电流不平衡值与过冲电压的定量预测，以及多变量影响因素的权重分析。
2.1BPNN算法
BPNN是一种有监督的机器学习算法，由输入层X、隐含层Y、输出层Z以及前馈结构组成，其基本结构如图2-2所示。每个圆圈代表一个M-P神经元，接收来自其它神经元的输入信号，并附加一定的权重继续向下传递，多个神经元组成了神经网络。算法主要由两个过程组成：信息正向的传输和误差的反向传播。
在数据集输入算法前，需要对数据进行归一化处理为从0到1的范围内。其目的是把不同量纲的特征放在同一量纲下比较，降低计算量的同时提高算法的收敛速度。归一化的数学表达式为：
其中x为原始数据，xmax为数据中的最大值，xmin为数据中的最小值，xnor为归一化后的数据。而如果想读取算法中的数据，需要对数据进行反归一化，恢复数据的量纲。反归一化的数学表达式为：
正向的信息传输可以划分为信号从输入层传输到隐含层最后到输出层，经过神经元中权重(ω)与偏置(θ)的线性化处理，得到数学表达式为：
信号输入至隐含层需要经过函数处理。隐含层函数的选择将在后面讨论，最终选用10层的对数S型传输函数作为激活函数引入非线性映射，其函数表达式为：
最终，信号从隐含层输出到输出层，再经过一次线性化处理，其数学表达式为：
整个信息正向的传输可以用一个映射关系表示：
误差的反向传播过程可以划分为误差从输出层传输到隐含层最后到输入层。输出层与期望输出值Z*之间的误差可以写作：
采用梯度下降法调整网络参数，使得网络参数沿着梯度方向下降。更新后的权重ωjk,new和偏置θjk,new数学表达式为：
将式(2-7)代入式(2-8)和(2-9)：
其中学习率α设置为0.01，其数值决定了收敛效率和预测精度。
而对于隐含层的神经元，由于它们没有理想输出，误差相对来说难以获得。BP算法把输出层神经元的误差逆向传播到隐含层神经元，数学表达式为：
同样利用梯度下降法调整网络参数，更新后的权重ωjk,new和偏置θjk,new数学表达式为：
整个BPNN算法的训练过程就是各个节点的网络参数随着信号逆向传播而迭代的过程，训练后的算法中信息正向的传输即为输入层到输出层的函数映射。
2.1.1输入层
BPNN预测SiCMOSFET并联动态特性需要将其影响因素设置为输入层。SiCMOSFET并联动态电流不平衡主要受到芯片参数以及布局参数影响，而这两种参数的失配同时存在且难以避免。BPNN算法主要负责实现并联系统中的参数对并联均流特性的映射关系，因此BPNN的输入层需要尽可能的涵盖这些信息。
图2-3显示了具有两个SiCMOSFET并联在非对称布局的电路示意图。其中，Mb1和Mb2分别表示放置在支路1和支路2中的SiCMOSFET，两器件为并联关系；D表示SiC肖特基二极管，起到在器件关断期间续流的作用；母线电容Cbus=2mF，用于稳定母线电压；负载电感Lload=50μH，在充电后可以视作电流源。母线电压VDC=600V、栅脉冲电压VG=-3/+18V。栅极驱动器施加两个电压脉冲，分两段为负载电感充电如图2-4所示。其中第一个脉冲为长脉冲，对负载电感进行充电，将负载电感电流(Iin)提升至38A。第二个脉冲为短脉冲，在短脉冲期间需要捕获期间的动态电流电压特性。
SiCMOSFET的等效电路模型如图2-5所示。影响动态电流不平衡的器件参数主要为动态参数，随着栅极驱动电压(vG)的上升，SiCMOSFET内寄生的栅源电容(Cgs)、栅漏电容(Cgd)、栅极电阻(Rg)的存在使得器件栅电压(vgs)上升存在一定的延迟常数τ，可以表示为：
当电压达到阈值电压(Vth)时，器件达到开启状态，器件电流可以表示为：
其中gfs为器件的跨导。此时负载电感上的电流会流过率先开启的器件，使得该器件相比于后开启的器件在瞬态承担更大的电流。与此同时，漏源电容(Cds)在开关过程中存在充放电现象，可能会对器件的开关过程存在影响。因此考虑Cgs、Cgd、Cds、Rg、Vth的失配会影响器件的开关动态特性。在后续的仿真中，将在器件的Spice模型中修改这些参数。
由于SiCMOSFET工作具有较高的开关速度以及较强的耐压能力，器件开启瞬间大电流流过寄生电感会造成较大的电流震荡和电压震荡，而寄生电阻和电容的影响微弱。寄生电感主要由器件之间的走线以及器件键合线封装所引入，这部分引入的寄生电感几乎可以认为是对称的。而器件距离母线端子的远近使得各个支路之间存在非对称寄生电感，距离母线端子远的器件具有更大的寄生电感，寄生电感为对称寄生电感和非对称寄生电感两部分组成。据此，布局参数主要考虑寄生电感，划分为对称电感(L)和非对称电感(△L)，分别在漏端(d)、源端(s)、栅端(g)、开尔文端(k)引入，以及功率回路引入寄生电感Lp。
综上所述，输入层共需要设置19层如表2-1所示，包括两个器件引入的10个参数，以及布局引入的9个参数。
2.1.2输出层
器件参数与布局参数变化对并联后的动态特性有着不同程度的影响，对器件电压电流波形的每个点进行数据处理将带来极大的计算量。为了使算法可以更好地表征并联系统的性能，需要设计合适的指标来快速评估优化效果，并作为BPNN的输出层。
图2-6展示了具有一定参数失配的两器件并联在对称布局下的动态特性曲线。图中可以看出动态电流过冲发生在器件开启过程，漏源电压过冲发生在器件关断过程。Mb1承受更大的电流和开关损耗，最大不平衡电流达到了8A。过大的峰值电流将影响器件的可靠性，而器件的开通损耗也集中产生于第一个峰值电流，后续的电流震荡对开通损耗逐渐减弱。而关断过程的最大不平衡电流远小于开启过程，当器件开启过程得到均流后，关断过程的电流也会得到平衡。与此同时，两器件过冲电压几乎一致，最大过冲电压达到了820V。过高的过冲电压将影响器件的可靠性，关断损耗集中产生于这一过冲电压。
综上所述，一致的峰值电流可以看作较好的均流效果，可以将峰值不平衡电流作为评估指标。定义△Ipk为两器件峰值电流不平衡值相较于Iin的偏离程度，其数学表达式为：
同样，更低的过冲电压可以降低关断损耗，可以将过冲电压作为评估指标。定义Vpk为两器件的平均过冲电压相较于母线电压的偏离程度，其数学表达式为：
△Ipk和Vpk被选为表征并联动态特性的评估指标以及BPNN的输出层。
2.1.3蒙特卡洛仿真
输入层、隐含层与输出层组成了BPNN的结构，算法中仍需要训练集作为期望输出值来迭代网络参数。为了解决在实际测试中难以获取大规模、高自由度的数据集，训练集由蒙特卡洛(MonteCarlo)仿真生成。蒙特卡洛仿真是一种使用随机抽样的方法来生成样本。参考多款SiCMOSFET的datasheet中参数大致范围，以及SiCMOSFET并联在印制电路板(PCB)的寄生参数有限元分析结果，在表2-2的参数范围内设置了2000组蒙特卡洛仿真，参数的生成服从均匀分布。其中非对称电感的正值表示该电感分布在支路1，负值表示该电感分布在支路2。仿真后提取每一组的△Ipk和Vpk，共同组成2000组的蒙特卡洛数据集。
2.1.4BPNN算法预测性能
蒙特卡洛数据集需要划分为训练集和验证集，训练集负责训练算法的网络参数，验证集负责检验训练后BPNN的预测准确率。训练集的大小会很大程度影响算法预测效果，将蒙特卡洛数据集中的500组数据作为验证集，设置训练误差为0.1％时作为收敛条件，设计了数据量为10-1000共计100组不同的数据集作为训练集。将各个训练集训练后的算法预测结果与仿真结果进行比较，预测△Ipk和Vpk的误差分别按式(2-1)进行归一化处理，最终不同大小的训练集训练后算法的预测归一化误差如图2-7所示。可以看出，预测误差会随着训练集组数的变大而降低，当训练集超过大约800组时，算法的预测误差已经趋于饱和。由于蒙特卡洛仿真生成的数据量远多于800组，最终将蒙特卡洛数据集中1400组数据作为训练集，600组数据作为验证集。
在确定输入层、输出层、训练集、验证集后，BPNN算法的优化工作主要集中于隐含层层数与激活函数的设置。激活函数是一种添加到神经网络中的函数，旨在帮助网络学习数据中的复杂模式。如果没有激活函数，无论神经网络有多少层，输出都是输入的线性组合，算法将变为最原始的线性回归算法。而很多原始数据本身是线性不可分的，因此需要研究不同激活函数的算法预测性能。
选择不同激活函数作为隐含层函数，以及不同层数的隐含层将在很大程度上影响算法性能。以对称S形函数(tansig)、对数S形函数(logsig)、线性函数(purelin)、正硬限制函数(hardlim)为例，四种激活函数的函数表达式如下：
其中，logsig与tansig函数为e指数形式的激活函数，purelin为线性的激活函数，hardlim为不连续的激活函数，它们的函数图像如图2-8所示。
在训练算法前，各个神经元的权重与阈值需要初始化为随机值，这也将导致初始化后的算法误差为随机值。因此，不同算法结构的预测性能更需要关注训练后的预测准确率。设置1400组数据作为训练集，600组数据作为验证集，将这四种不同函数作为激活函数，训练后的算法预测结果与仿真结果进行比较，预测△Ipk和Vpk的误差分别按式(2-1)进行归一化处理，最终不同激活函数与隐含层层数训练后算法的预测归一化误差如图2-9所示。从图中可以看出hardlim函数与purelin函数无法学习这一映射关系。hardlim是一种阈值型传输函数，更适合处理分类和判断是非的问题。puerlin函数对输入隐含层的信号并不做处理，BPNN算法可以视作线性回归算法。而器件参数与布局参数之间的耦合作用并不遵循纯线性关系，这也是采用线性回归算法预测瞬态电流不平衡准确率较低的原因。同为e指数函数的logsig函数与tansig函数则表现更加优秀，且在隐含层层数超过大约8层时预测误差趋于稳定。由于隐含层层数过低可能会导致算法出现欠拟合现象，会严重降低算法的预测能力，而隐含层层数过高可能会导致算法出现过拟合现象，会严重降低算法的泛化能力，使得算法难以处理超出训练集范围的数据。为了保持一定的泛化能力基础上实现较低的预测误差，可以选用10层的logsig函数作为隐含层。
最终，BPNN算法包含19层输入层，2层输出层，10层的logsig函数作为隐含层，1400组数据作为训练集，600组数据作为验证集。训练后的BPNN预测结果与仿真结果进行比较如图2-10所示，算法的预测准确率定义为：
BPNN预测△Ipk和Vpk的准确率分别达到98.18%与97.1%。这一结果表明BPNN已经可以代替仿真做定量计算。然而，输入超出训练集数据一定范围的数据仍然会导致显著的预测误差，说明BPNN并没有学习到并联均流问题中的物理机制。这种限制可能归因于BPNN算法的简单结构，导致泛化能力有限，输入该算法的数据仍需要控制在训练集范围内。然而算法的讨论和优化并不是本节的重点，后面将着重关注BPNN算法在并联均流问题中的应用。
2.2MIV算法
作为黑盒子模型，BPNN的网络参数隐含着输入层和输出层的关系，但是由于神经元之间的权重并没有实际意义，其较差的可读性使其不能如同理论公式一样揭示物理机制。然而在解决实际问题的过程中，变量之间的影响关系对指导优化设计起到至关重要的作用。机器学习的敏感性分析法提供了一种可行的方法，用于定量描述模型输入变量对输出变量的重要性。平均影响值(MIV，MeanImpactValue)被认为是在神经网络应用中评价变量对结果影响大小的最好指标之一，其核心思想是基于输入变量扰动统计输出变量对该扰动的敏感性，MIV算法的计算过程如下。
W的大小表示数据变化的相对重要性，而其符号表示影响的相关性。由于原始数据集会影响W值的大小，W仅表示该特定范围内的相对影响权重。
由于器件参数变化对支路1和支路2的影响相似，只展示了支路1上器件参数的W值。表2-3分别展示了σ=0.01、0.05、0.1、0.2四个大小不同的扰动下计算的W值，扰动幅度并不会影响参数之间权重的相对大小。部分参数的影响独立，影响权重随扰动幅度的变大而等比例增大，如Vth、Rg、Cgd、Ls对△Ipk的影响，以及Vth、Rg、Cgd、Lp、Ld、Ls对Vpk的影响。而部分参数的影响会受其他参数的影响，使得影响权重随扰动幅度的变大而并非比例增大，如Cgs、△Ls对△Ipk的影响，以及Cgs对Vpk的影响。可以推测Cgs、△Ls会与其他参数之间产生耦合作用，Cgs与△Ls的影响并不能单独讨论。
从表中还可以观察到Vth、Rg、Cgs、Cgd和△Ls的增大加剧了△Ipk，其中Vth的影响最显著，而Ls在一定程度上减轻了这种影响。此外，Vth、Lp、Ld、Ls加剧了Vpk的变化，而Rg、Cgs、Cgd的增大在一定程度上抑制了这种影响。Lp对Vpk的影响几乎是Ld和Ls的二倍，这是因为Lp串联在功率回路，而Ld与Ls并联在功率回路。
综上所述，并联系统中参数之间存在耦合关系，各个参数的影响并不能分开讨论。优化电压应力以及关断损耗可以选择Vth较小，Rg、Cgs、Cgd较大的器件型号，或是在布局中将Lp、Ld、Ls设计的尽可能的小。而优化电流分布需要聚焦于多个高影响权重器件参数、Ls、△Ls。在文章的后续部分，将着重考虑高影响权重参数的影响，忽略低影响权重参数的影响，在尽量不引入额外的电压应力基础上，聚焦于优化电流分布。除非明确说明，各个支路的L将设置为5nH，各个支路的△L的值将设置为0nH。
2.3本章小结
本章提出了可解释的机器学习模型，用于预测SiCMOSFET动态并联均流中的峰值电流不平衡值与过冲电压值，并分析了各个参数的影响权重，提出了并联均流问题的优化方向。首先介绍的是BPNN算法模型，分别讨论了算法的输入层、输出层的参数设置，设计了19个输入层和2个输出层的BPNN算法。在电路仿真软件中进行蒙特卡洛仿真，提取每组仿真中峰值不平衡电流与过冲电压，最终得到了共计2000组数据组成的数据集用于训练与验证BPNN算法。然后，横向对比不同训练集组数、不同隐含层层数、不同隐含层函数对预测准确率的影响，并联均流问题中e指数形式的激活函数来具有更强的映射能力，最终确定了10层的logsig函数作为隐含层，训练后的BPNN算法与仿真数据相比，预测峰值不平衡电流与过冲电压的准确率分别达到98.18%与97.1%。
在BPNN算法的基础上，引入了MIV算法对BPNN算法这一黑盒子模型进行可解释性分析。通过在输入层输入一定的扰动，统计该扰动对输出层的影响为各个输入层变量的影响权重。通过对比参数之间的影响权重与扰动常数，可以得出栅源电容与源极非对称电感可能与其他参数之间存在耦合作用关系，器件参数中多个变量会影响电流不平衡值与过冲电压值，布局参数中对称与非对称源极电感对电流不平衡值有较大影响，对称源极电感、对称漏极电感、功率回路电感对过冲电压值有较大影响。在后续的章节，将集中探讨高影响权重参数对峰值电流不平衡的影响，忽略低影响权重参数的影响。
第三章器件失配与非对称布局的互相补偿均流法
由上文中进行的分析可知，当BPNN计算峰值电流不平衡值为0时，意味着所选器件组合与布局之间具有较好的动态均流效果。然而，由于实际应用中存在诸多限制，器件参数和布局不能随意设计。为了应对这一技术问题，本章将从实际应用的角度出发，展开两器件并联乃至任意数目器件并联在非对称布局下优化电流分布方法的研究。
3.1器件参数失配与非对称布局对并联均流的影响
器件参数失配与非对称布局对器件并联应用时的电流分布会存在不同程度的影响，MIV算法计算出各个参数的影响权重，但是它们对并联均流的影响方式并不直观，参数之间的耦合作用也并不能从中看出。因此，器件参数失配与非对称布局对并联均流的影响仍需要进一步探究。
图3-1器件参数失配对动态并联均流影响。(a)△Vth=1V。(b)△Rg=2Ω。(c)△Cgs=100pF。(d)△Cgd=5pF。(e)△Cds=20pF
不同器件参数之间的失配会对器件并联的电流分布产生不同的影响。在对称布局中，图3-1分别展示了△Vth=1V、△Rg=2Ω、△Cgs=100pF、△Cgd=5pF、△Cds=20pF时器件开启过程的仿真结果。从图中可以看出，Vth、Rg、Cgs、Cgd的失配会导致器件开启速度不一致，先开启的器件电流上升速度更快，导致其承担更大的电流应力，最终造成2A-5A不等的峰值不平衡电流。在这些参数中，Vth的失配影响最为严重，Rg、Cgs、Cgd的失配也会有一定程度的影响，而Cds的失配对电流分布几乎无影响。
当器件参数匹配时，图3-2(a)和(b)展示了Ls=0nH、Ls=10nH时的电流分布，可以看出此时对称布局对电流分布几乎无影响。而当器件存在多种器件参数失配时，图3-2(c)和(d)展示了Ls=0nH、Ls=10nH时的电流分布。从图中可以看出，随着Ls的增大，峰值不平衡电流从11A抑制至5A，电流得到了一定程度的平衡。因此，Ls只对电流不平衡部分有抑制作用。
与Ls不同的是，当器件参数匹配时，△Ls仍然会造成电流的不平衡。图3-2(e)和(f)展示了△Ls=2nH、△Ls=4nH下的电流分布，△Ls的增大加剧了电流的不平衡，使峰值不平衡电流从9A加剧至15A。由于其他布局参数对电流分布几乎无影响，其对电流波形的影响就不展示。
综上所述，并联器件的动态电流不平衡受到多变量的影响，每个变量的影响难以避免且难以每个变量的影响都难以定量分析。在并联系统设计过程中，器件组合的选择与布局设计为独立的两个步骤，器件参数失配体现在对器件端口电流特性的变化，因此器件参数需要作为整体来考虑其影响。而布局参数会与器件端口电流之间存在耦合作用，因此并联均流问题的研究需要聚焦于器件与布局之间的相互作用。
3.2两器件并联的补偿均流法
考虑△Vth=1V、Rg=1Ω的器件组合，并联在多个不同布局下来研究器件参数与布局参数之间的耦合作用。根据MIV算法分析，影响动态电流不平衡的布局参数主要有Ls和△Ls。由于在设计布局的过程中Ls主要受键合线的影响，△Ls主要受到基板走线路线的影响，两个布局参数并不存在互相制约的关系，可以独立设计。首先仅考虑△Ls的影响，该器件组合在不同△Ls布局下的△Ipk由BPNN计算，得到的结果如图3-3所示。当△Ls=0时，布局为对称布局，此时可以忽略非对称布局为电流失配所带来的负面影响，仿真得到的动态电流曲线如图3-4(a)所示。由于器件参数失配的负面影响，两器件之间的失配电流约为6A。当△Ls=1.45nH时，此时同时存在器件参数失配与非对称布局的负面影响，仿真得到的动态电流曲线如图3-4(b)所示，此时△Ipk=0，峰值电流不平衡反而得到了优化。上述情况说明当同时存在的两种失配时，可以通过合适的搭配来实现两种负面影响的相互补偿。
将△Ls=0nH时的△Ipk定义为对称布局下的峰值电流失配(△Ipk,sym)，该参数体现了器件参数失配对器件组合端口电流特性的影响，可以作为一种复合参数代替多种器件参数的耦合影响。将△Ipk=0时的△Ls定义为最优源极非对称电感(△Lso)，计算△Lso是补偿器件参数失配的关键。△Ls与△Ipk线性拟合的相关系数R2为0.9862，说明两个参数之间具有优秀的线性关系，可以写作：
其中A为线性系数，该线性关系可以用(0，△Ipk,sym)和(△Lso，0)两个点来标定。
3.3补偿均流法中的非理想影响因素
3.3.1器件参数与对称源极寄生电感
由于不同的器件之间存在大量不同组合的参数失配，以及布局中不同Ls将引入更复杂的情形，式(3-1)的线性关系需要修正以扩大适用范围，以适用于更多器件组合以及布局情形。为了研究这一影响关系，在表2-2的器件参数范围内随机生成了100个器件组合，每个器件组合分别布局在Ls=5nH、Ls=7.5nH、Ls=10nH、Ls=12.5nH、Ls=15nH中，在BPNN中计算不同Ls下每个器件组合的△Ipk,sym以及使△Ipk=0的△Lso，计算结果如图3-5所示。每一个Ls对应的△Ipk,sym和△Lso线性拟合的相关系数R2都在0.998以上，说明△Ipk,sym和△Lso之间具有优秀的线性关系。对于分别并联在支路1和支路2的任意两器件组合Mi与Mj，该补偿关系可以写作：
其中，K为△Ipk,sym和△Lso的线性补偿系数，是与Ls相关的函数。提取图3-5中每个拟合直线的斜率，K与Ls的关系如图3-6所示，Ls越小△Ipk,sym与△Lso的补偿效应越显著。
在并联SiCMOSFET系统中，Ls通常由器件键合线封装所引入如图1-5所示，其大小与键合线数目、键合线长度、键合线材料等参数决定，并联器件之间的键合线通常一致。器件通过键合线连接至基板，而由于器件与母线端子之间的距离存在差异，△Lso由不同电流路径的走线所引入，其大小与铺铜宽度、铺铜厚度、器件间距等参数决定。在这些参数中，Ls需要优先设计成尽可能的低的值，可以避免引入更大的过冲电压的同时提高补偿效率，这就需要在封装工艺中提高键合线数目，降低键合线长度。确定Ls后即标定了线性补偿关系，△Ipk,sym和△Lso之间呈现折中关系。
3.3.2工作电流
根据公式(2-18)，△Ipk,sym的定义与负载电感电流Iin直接相关，因此Iin的变化会影响△Ipk,sym。仍然选择△Vth=1V、Rg=1Ω的器件组合，通过调整第一个长脉冲的宽度，分别设置Iin=23.23A、Iin=30.92A、Iin=37.06A、Iin=46.21A、Iin=61.38A、Iin=73.47A、Iin=96.48A,仿真每个Iin设置下的△Ipk,sym。图3-7展示了△Ipk,sym与Iin的负相关关系，随着负载电感电流的提升，需要补偿的△Ipk,sym降低，使得所需补偿的△Lso降低。
由于更高的工作电流将导致更多的开关损耗，将进一步提高热失效风险，△Lso的设计应优先满足更大的工作电流情形。尽管工作电流并不总保持在极限值，工作电流越接近于预设的最大工作电流值，△Ipk,sym也越接近于预设值。根据图3-1，即便△Ipk,sym可能与预设值存在部分偏差，仍能实现一定程度的互相补偿效果。考虑到上述非理想因素，(3-2)可以修正为：
该线性关系揭示了器件参数失配与非对称布局之间的补偿关系，两器件并联系统的参数设计满足该等式就可以实现并联均流。
3.3.3低影响权重参数
当上述高影响权重的非理想因素设计完成后，仍需要验证其余低影响权重参数所带来的影响。器件仍选择△Vth=1V、Rg=1Ω的器件组合，设置Iin=38A、△Ls=△Lso=1.45nH、Ls=5nH，在表2-2的布局参数数据范围内，生成了100种由不同低影响权重电感组成的布局，输入BPNN来预测每种布局下的△Ipk。预测结果如图3-8所示，预测△Ipk的波动平均值为0.044，标准差为0.032，最大幅值为0.12。相比于△Ls与Ls，低影响权重电感总体保持相当低的影响程度。在实际的布局设计中，并不会同时存在多个极限布局参数，低影响权重电感所带来的影响将进一步降低。因此当考虑了上述非理想因素后，公式(3-3)具有较好的鲁棒性。
3.4补偿均流法的理论分析
式(3-3)揭示了器件参数与布局参数之间补偿关系，然而该公式与MIV算法都没有揭示均流现象出现的详细物理机制。为了更进一步理解补偿均流法，下面将简单地通过理论来分析该补偿方法。在器件开启的动态过程的电流分布如图3-9所示，器件两端在极短的时间内产生大电流id，id对器件电容充电后变为大电流ids。ids流经端口S变为ik与is两个电流，由于源极电感的存在，大电流is流经Ls和△Lso将会在端口S产生瞬时感应电动势vs，数学表达式为：
vs快速升高将短暂引起器件两端的栅源电压vgs的降低。根据式(2-17)，vgs的降低会抑制对应支路的动态电流。因此，△Ls与Ls会对所在支路动态电流产生负反馈作用。△Ls的存在将影响其对应支路中负反馈作用的大小，具有更大△Ls的支路会具有更低的动态电流。与此同时，Ls会对每一个支路产生等量的负反馈作用，降低每一支路的动态电流，而Ls的存在将影响△Ls占总源极寄生电感(Ls+△Ls)的比例，限制了△Ls的负反馈效果，从而影响补偿系数K。
器件之间的参数偏差使得支路之间存在动态电流能力的强弱，补偿均流法的核心思想在较大动态电流器件所在支路上引入合适的△Ls，恰好可以调节过大的动态电流，进而实现失配之间的互相补偿。
由于栅驱动回路为高阻抗回路，ik与ig相比于is为小电流，Lk与Lg对峰值电流的影响忽略不计，而Ld的感应电动势不能反馈作用于栅极回路，因此Ld对峰值电流的影响也可以忽略不计。
3.5四器件并联的补偿均流法
为了提高的电流能力和功率密度，SiCMOSFET的应用通常需要4器件，8器件乃至更多器件数目并联，这将进一步增加不均衡电流，影响整个并联系统的可靠性。随着并联器件数目的增加，变量数目与耦合作用的复杂性也随之增加，使得前文所搭建的算法模型和补偿均流方法并不适用于多器件并联情形。因此，算法模型与补偿均流法的应用场景需要进一步推广。
3.5.1器件电流能力表征
对于两器件并联情形，动态电流大的器件需要与△Lso串联以实现补偿效果，其布局位置需要远离母线电源。而对于多器件并联情形，如果需要实现补偿效果，动态电流越大的器件需要布局在距离母线电源更远的一端，以获得其支路上更大的△Ls所带来的负反馈作用。因此，器件需要先根据动态电流能力排序。
选择一个器件作为参考器件(M0)，以该器件的电流能力作为电流基准，其它任意一个器件与M0在对称布局下并联后的△Ipk,sym定义为动态电流能力(TCC)，其表达式为：
当Mi电流能力小于M0时，TCC为负值。TCC值越大，器件的动态电流能力越大，布局时应越远离母线电源。
假设存在两器件M1和M2，他们与M0并联后的动态电流如图3-10(a)和3-8(b)所示，可以提取M1的TCC1为0.342、M2的TCC2为-0.287。M1与M2并联后的动态电流如图3-10(c)所示，M1与M2之间的失配电流△Ipk,sym(M1,M2)为0.631，与TCC1和TCC2之间的差值0.629近似一致。定义TCCij为Mi与Mj器件之间TCC值的差值，其表达式为：
因此，TCC可以用于快速计算并联器件之间的△Ipk,sym，不同器件之间的TCC值具有较灵活的转化关系。
3.5.2四器件并联情形
考虑四器件并联情形，为了使每个支路的输入电流保持不变，输入电流需要变为两器件并联情形的二倍，即Iin=76A。四器件并联的电路如图3-11所示，为了便于描述，省略标出低影响权重电感，图中仅保留了对称源极电感和非对称源极电感。
根据等效变换前后节点电压不变，△v、△v1、△v2相等，联立式(3-7)-(3-9)可得：
将△Ls23等效变换后的等效电路如图3-13所示。
满足此结果的电感为最优补偿电感，可以写作：
式(3-37)-式(3-39)为多器件并联均流的条件。
3.5.3四器件并联的仿真验证
以四个具有一定器件参数失配的器件M1-M4为例，它们的TCC值如图3-15(a)所示，根据TCC值的强弱M1-M4需要分别布局在支路1-支路4上。在对称布局下，四个器件并联后的动态特性如图3-16(a)(c)所示，不均衡峰值电流最高达到了14.6A，不均衡功率损耗最高达到了4.3KW。将TCC值代入式(3-37)-式(3-39)，计算得到的△Lso12-△Lso34如图3-15(b)所示。在这一布局下的动态电流特性如图3-16(b)(d)所示，四个支路的峰值电流和功率损耗得到了充分的平衡。该现象充分说明了补偿方案的优化效果。
3.5.4任意数目器件并联情形
考虑n个器件并联的情形，为了使每个支路的输入电流保持不变，输入电流需要变为两器件并联情形的n/2倍。N个器件并联的电路如图3-17(a)所示，图中省略了部分中间支路。与四器件并联情形的分析一致，器件将根据电流能力大小从支路1布局至支路n。首先需要对支路之间的耦合电感进行等效变换，第p次等效变换的对象为△Lsp(p+1)，变换后第m个支路的等效电感为：
n个器件并联需要进行(n-2)次等效变换，经过所有等效变换后的电路图如图3-17(b)所示，其中△Lsm的表达式为：
此时各个支路之间没有耦合电感作用，将支路n视为电流基准，当其余支路的电流被补偿至与支路n一致时，可以表示为：
满足此结果的电感为最优补偿电感，支路m的最优补偿电感可以表示为：
将式(3-42)和式(3-43)代入(3-40)和式(3-41)，式(3-41)可以表示为：
n个支路可以写出n个如式(3-44)的等式，联立n个等式可以组成n维方程组，将式(3-3)代入这一方程组可以解得：
将电流基准Mbn更换为M0，将式(3-6)代入式(3-45)，式(3-45)可以写为：
式(3-46)将式(3-3)扩展至任意数目器件的并联情形，揭示了多器件并联中器件失配参数与非对称布局之间的补偿关系。因此，如何筛选器件和设计布局来满足等式(3-46)是并联系统设计中均流的关键问题。
3.6器件筛选
在实际的并联系统设计中，由于器件失配参数与非对称布局之间的折中关系，需要优先确认布局与器件筛选的设计优先级。如果优先筛选器件，则需要为每组器件组合定制化设计布局。但是定制化布局需要修改器件间距或铺铜面积，这种方法在大规模生产中将带来高昂的制造成本，部分器件组合也将导致设计出不合理的布局情形。因此，非对称布局下的器件筛选只需要根据布局来筛选出具有一定器件参数失配的器件组合即可。
筛选器件时首先需要选择器件型号，对于一批在相同晶圆上的器件，其参数失配程度较低，需要配合非对称程度较低的布局。如果被筛选器件的数量较少，或是器件的一致性较高，所需配合的布局将趋近于对称布局，而布局难以设计对称。因此，可以考虑来自不同晶圆上的器件，或是不同结构的器件，其参数失配程度更大。
选定器件型号后需要标定每一个器件的电流能力，确定器件布局位置的同时需要配对合适的器件组合来满足式(3-46)。因此，计算每个器件的TCC是整个筛选过程的关键。双脉冲动态测试可以测量每一个器件的TCC，但是大量的器件将带来较大的测量工作量。BPNN提供了一种快速计算TCC的方法，该方法需要器件参数与布局参数。其中器件参数需要静态测试获取，布局参数需要通过有限元分析提取，该算法在器件筛选中具有一定的潜力。综上所述，器件筛选的技术路线如图3-18所示。
3.7本章小结
本章在BPNN和MIV算法的基础上，研究了各个器件参数与布局参数对动态电流不平衡的影响，提出了器件参数失配与非对称布局互相补偿的均流方法，揭示了器件不平衡峰值电流值与源极非对称电感之间存在线性补偿关系，以及对称布局下任意器件组合的不平衡峰值电流值与最优源极非对称电感之间也存在线性补偿关系。这两种线性关系表示每个器件组合都存在一个源极非对称电感使得器件组合可以实现并联均流，器件参数失配与非对称布局之间的负面影响可以通过互相补偿的方式抵消。该线性关系会受到源极对称电感和负载电感电流这两个非理想因素对该线性关系的影响，在设计并联系统时应预先确定非理想因素来标定线性补偿关系。
通过简单的定性理论分析，可以得知补偿现象的出现是因为SiCMOSFET器件开启时在短时间内流过动态大电流，该电流流过源极电感会引起感应电动势，反馈至栅极回路而形成负反馈，从而抑制对应支路的电流。非对称源极电感影响对应支路反馈信号的大小，对称源极电感影响非对称源极电感反馈信号的比例。
当考虑任意数量器件并联情形时，由于支路之间耦合电感的干扰，两器件并联的补偿结论并不能直接应用。器件首先需要根据电流能力排序，选择电流基准器件作为参考器件，其余器件与该器件在对称布局并联后的电流不平衡值可以用于表征器件的动态电流能力。由于非对称源极电感会抑制对应支路的电流，动态电流较大的器件需要放置于非对称源极电感最大的支路。选择源极电感值最小的一路作为电流基准，通过等效变换电路，将耦合电感等效转化到各个支路上，使用线性补偿关系计算最优布局，最终将每一路的电流抑制至基准电路的电流水平实现均流，仿真验证结果与理论模型计算结果一致。
器件选型与布局设计之间存在折中设计关系，但为了节省成本并最大程度发挥并联系统的性能，应当优先考虑布局设计，器件组合可以考虑来自不同晶圆甚至不同结构的器件来引入更大的参数失配。在给定布局下，需要筛选具有一定器件参数偏差的器件，来补偿布局的负面影响。整个筛选过程中，需要计算每个器件的电流能力，相比于对每个器件进行双脉冲测试，BPNN算法具有一定的应用潜力。
第四章双脉冲测试实验验证
4.1器件参数统计
为了验证补偿思想的正确性，本章选用了4款来自不同生产商的平面型1200V160mΩSiCMOSFET，器件采用TO-247-3封装。其中来自生产商A的器件(MA)共100颗，这些器件均生产自同一晶圆，来自生产商B-D的器件(MB-MD)各1颗。
在验证补偿均流法前，需要先统计各个器件的参数分布，获取器件参数的失配程度。在B1505a功率器件分析仪测量统计100颗MA的参数分布如表4-1所示，这批器件具有较好的一致性，将导致并联后较低的动态电流不平衡。
用同样的方式测量了MB-MD这三颗管子的器件参数如表4-2所示，相比于MA，这些器件的阈值电压相近，但Rg、Cgs、Cgd之间具有显著的差异，因此不同生产商器件并联将具有更大的动态电流不平衡。
4.2器件编号
在双脉冲测试前，为了确定器件布局位置、表征器件电流能力以及方便后续说明，需要先对100个MA编号。选择其中一个器件作为参考器件M0，利用BPNN计算其余器件与M0并联后的TCC值。将TCC值排名第50的器件命名为MA50，重新选择MA50作为参考器件M0，再次利用BPNN计算其余器件与M0并联后的TCC值。根据各自的TCC值大小排序编号，编号结果如图4-1所示，电流能力越强的器件TCC越大，编号越靠前。由于器件数量较少且均来自同一个晶圆，81％器件的TCC值的绝对值都在0.03以内。其中，MA1与MA100的TCC值偏差最大，BPNN计算这两个器件并联后的△Lso为0.46nH。其他器件之间的TCC差值更低，可以预见在这批器件中筛选器件组合并联将导致需要更低的△Lso作补偿，而过低的△Lso将导致难以设计布局。因此，有必要引入MB-MD来提高器件参数失配度。在BPNN中预测MB-MD与MA50并联后的的△Lso分别为0.63nH、1.82nH、2.5nH，这一电感范围更符合实际并联情形。
4.3测试准备
4.3.1双脉冲测试平台
双脉冲测试通常用于评估器件的动态特性，硬件设备搭建如图4-2(a)所示。平台包括一个400V的直流电压源作为母线电源、+18V/-3V的电压源作为栅驱动电源、信号发生器作为双脉冲信号源、PEM公司的2个同型号罗氏线圈作为电流探头、0.5mH的空心电感作为负载、Tekronix公司的2个同型号电压探头、示波器以及PCB测试板。测试板母线电容2mF、栅驱动电阻5Ω、上桥包括一个1200V的SiCSBD作为续流二极管、下桥包括2个SiCMOSFET器件。为了尽可能降低由封装引入的共源极寄生电感，器件引脚通过金属通孔接入PCB如图4-2(b)所示。尽管与传统测试座相比，金属通孔在大功率测试中容易发生电击穿，但其短脉冲下电流耐受能力可以满足本次测试需求。
4.3.2两器件并联的PCB测试板
以图2-3为原理图，设计了PCB板实物如图4-3所示。母线电容为阶梯型容值的电流并联组成，排针为栅极回路的接线端口，金属接线柱是与功率回路的接线端口，SiCMOSFET与SiCSBD通过金属通孔接入PCB板，2个SiCMOSFET与母线电源负极之间的不同走线路径引入了非对称布局。
在该PCB板基础上，通过修改两个器件间距与铺铜面积，设计了共4个PCB板，每个PCB板之间的△Ls不同。为了得到所需的源极电感值，需要在设计过程中进行有限元分析提取寄生参数。然而当导体中有动态电流变化时，导体内部的电流会随着频率的增加而集中在导体的表面，即集肤效应，因此不同开关频率影响对导体中的寄生电感。不同频率下的源极寄生电感变化趋势如图4-4所示。在低频1MHz以下，各部分电感随频率变化较为明显。当频率大于100kHz时，各部分电感几乎不随频率变化。而SiCMOSFET的开关速度较快，可以在较高的频率下工作，SiIGBT较低的工作频率使得寄生电感值会更不稳定。最终，将5MHz作为扫描频率。
在PCB的设计过程中，每次修改铺铜形状都需要进行有限元分析提取寄生电感，直至寄生电感满足设计要求。完成修改后的PCB1-PCB4的源极寄生电感提取结果如表4-3所示，4个PCB板的△Ls为不同区间范围的四个值，而Ls几乎都为5nH。
有限元分析同样可以计算电流分布情形。在PCB器件位置的源漏极之间铺等体积的铜使源漏导通，功率回路施加5MHz的开关频率的信号，图4-5展示了PCB4中源极附近的电流密度分布，可以明显看出支路2电流密度更大，而电流路径更长的支路1电流密度更低。与前文分析一致，由于布局的影响，距离母线电源端子更近的器件承受更大的电流应力，而距离母线电源端子更远的器件承受更小的电流应力。
4.4两器件并联的双脉冲测试
4.4.1器件失配与非对称布局的负面影响
双脉冲测试先验证了器件参数失配与非对称布局各自的负面影响。图4-6(a)展示了MA50与MB并联在PCB1的动态电流测试波形，其中MA50放置在支路1，MB放置在支路2。PCB1的△Ls较低，几乎可以认为是对称布局。尽管MA50与MB的阈值电压仅相差0.04V，可以看到峰值电流出现约7.7A的不平衡，这是由于其他多种参数失配所造成的影响。
图4-6(b)展示了MA50与MA52并联在PCB4的动态电流测试波形，其中MA50放置在支路1，MA52放置在支路2。根据TCC值，MA50与MA52具有相近的电流能力。然而由于PCB4中存在较大的△Ls，使得峰值电流出现约10.5A的不平衡。因此，器件参数失配与非对称布局的负面影响都不可忽略。
4.4.2补偿思想的验证
将MA50放置于支路2，在MA中分别选择MA1、MA25、MA52、MA75、MA100、以及MB、MC、MD分别布置在PCB1-PCB4的支路1上进行测试，此时△Ls与支路1串联，△Ls为正值。调换测试器件的位置，相当于器件不动而△Ls与支路2串联，△Ls变为负值。提取每组测试中的△Ipk，测试结果如图4-7所示。△Ipk与△Lso之间呈现线性关系，线性拟合后的结果如表4-4所示。相关系数R2在0.88以上，其中六组的R2在0.93以上，说明△Ipk与△Ls之间具有较高的线性度。对于生产在同一晶圆上的MA，它们之间并联得到的线性关系相互接近，而MB-MD参数失配程度较高，MA与MB-MD之间并联得到的线性关系相差较大。
BPNN同样可以预测MA1、MA25、MA52、MA75、MA100、MB、MC、MD与MA50并联的△Ipk，BPNN预测结果与测试数据对比结果如图4-8所示，可以看出BPNN预测MA与MA50并联情形的准确率高于预测MB-MD与MA50并联情形，但仍存在一定的预测误差。预测误差可能来自仿真中Spice模型与实际器件的误差，以及测试中引入的非理想电磁干扰。因此，BPNN的预测的△Ls与实际△Lso同样存在一定的偏差，后续的计算将不采用BPNN算法预测。图4-7中较低的斜率表明，△Ls趋近于△Lso时，△Ipk仍然可以获得一定程度上的补偿，BPNN的预测结果虽然存在一定偏离程度，但是仍然可以实现一定的补偿效果。
提取图4-7中每条拟合直线的△Ls=0时的△Ipk,sym和△Ipk=0时△Lso，两参数的补偿关系如图4-9所示。对两参数进行线性拟合，拟合直线的R2为0.9997，说明△Ipk,sym和△Lso之间存在强线性补偿关系。BPNN预测该线性关系与测试得到的线性关系对比，BPNN预测斜率准确率为86.14％。其中，MD对应的△Ipk,sym较大，MD与MA并联的△Lso为4.53nH，而MB、MC与MD并联将导致需要更大的△Lso作补偿，这一数值将导致不合理的布局设计，后续测试选择MB和MC与MA并联。
4.4.3器件筛选
选择MA1、MA25、MA50、MA75、MA100这5个器件来代表MA这100个器件动态电流的大致分布情况，五个器件的TCC值如图4-10(a)所示。由于MA的电流能力弱于MB和MC，MB、MC需要放置在支路1，而MA需要筛选器件放置于支路2。考虑MB与MA并联，MC与MA并联，将MB与MA的TCC差值与MC与MA的TCC差值代入式(3-3)，计算得到的预期△Lso如图4-10(b)所示。由于MB与MA并联时整体的△Lso更接近于2nH，MB与MA更适合并联在PCB3上。与此同时，MC与MA并联时整体的△Lso更接近于1nH，MC与MA更适合并联在PCB2上。
从图4-10(b)中可以看出，MB与MA75并联的预期△Lso与PCB3的2nH最接近，可以预见编号接近MA75的器件与MB并联的均流效果更好。同样，MC与MA100并联的预期△Lso与PCB2的1nH最接近，可以预见编号接近MA100的器件与MC并联的均流效果更好。
MB、MC与MA分别并联在PCB3、PCB2上的测试结果如图4-11所示。如果可接受电流失配度的阈值设置为±0.03，则可以认为MA40-MA80适合与MB并联，而MA70-MA100适合与MC并联。TCC所计算的MA75与MB并联以及MA100与MC并联的均流效果更好，与测试得到的编号范围大体一致，因此用TCC作为筛选指标可以实现优秀的筛选效果。
从图4-11中折现趋势可以看出，大概MA60、MA80分别与MB、MC并联时，△Ipk趋近于0。将MA60与MB并联在PCB3上，MA80与MC并联在PCB2上，并联后的均流效果如图4-12所示，器件参数失配与非对称布局的负面影响相互补偿实现了均流。
相反，如果不遵循补偿思想而将两器件调换位置，此时具有更低电流能力的器件将与△Ls串联，器件电流将进一步被抑制，两种负面影响将相互叠加，最终导致更大的电流不平衡，测试结果如图4-13所示，MB与MA并联的电流不平衡值为13.4A，MC与MA并联的电流不平衡值为3.2A。相比于MC与MA并联，MB与MA并联的TCC差值更大，因此两种负面影响叠加所导致的电流不平衡程度更高。两种负面影响的补偿现象与两种负面影响的叠加现象相比较，更进一步体现了补偿均流法的优化效果。
4.5本章小结
本章为实验部分，主要验证前文BPNN算法、电路仿真、补偿均流法的正确性。首先，在B1505a上测试104个来自4个生产商A-D的平面型SiCMOSFET的器件参数。来自同一晶圆的器件具有高度一致性，使得在生产商A生产的器件MA中筛选器件组合将导致参数失配度过低，接近于对称布局而难以设计。引入其他生产商的器件MB-MD来提高参数失配度，而MD与其他器件的参数失配度过高，将导致不合理的布局。最后选择了MA-MC进行实验。
测试前需要对器件进行编号，来确定器件的布局位置。将MA50设为参考器件，其他器件与MA50并联计算的TCC值大小进行编号，电流能力从大到小编号为MA1MA100。测试采用双脉冲测试平台进行测试，两器件并联测试共采用4版PCB，在有限元分析的辅助下修改每个PCB的布局，使得它们具有相同源极对称电感以及不同非对称源极电感。与此同时，通过仿真PCB的电流密度分布，观察到了距离母线端子更近的器件承受更大电压应力的现象。将不同器件组合放置在PCB上进行测试，测试结果验证了器件参数失配与非对称布局之间的线性关系，器件参数失配与最优源极电感之间的线性补偿关系，TCC计算最优源极电感以及TCC来筛选器件组合的有效性，因此实现补偿均流法的关键在于计算TCC值。BPNN在计算TCC值具有较大的应用潜力，可以极大的降低测试成本，由于Spice模型与实际测试存在部分误差，BPNN的预测存在一定的偏差，但仍能实现一定程度上的补偿效果。
第五章结论与展望
5.1结论
SiCMOSFET可以降低系统的能量损耗、降低对冷却系统的要求、提升系统的功率密度，使得SiCMOSFET具有较大的应用潜力。为了扩大SiCMOSFET的应用场景，就需要提高SiCMOSFET的功率等级。电压电流等级可以通过SiCMOSFET单管的串并联来提升，然而在并联应用中，器件参数的失配与非对称布局将会导致并联系统中存在电热特性不均匀，极大的影响并联系统的可靠性。
SiCMOSFET的并联均流方法可以大致分为四种，现有四种方法都可以实现电流平衡，但每种方法都有自己的缺点。有源均流方法难以实现低成本的非侵入式电流探测；无源均流法所引入的无源器件会牺牲部分器件特性，耦合电感难以集成在多器件并联的系统中；优化布局均流法的部分方法同样面临牺牲并联系统性能或是难以集成陶瓷电容的问题，并且需要选用对称的器件组合；器件筛选均流法面临如何快速测试所需筛选指标和快速筛选器件组合的问题，并且器件组合需要放置在对称布局中。本文工作同时考虑了器件参数失配和非对称布局的影响，提出了一种兼顾器件参数失配与非对称布局的补偿方法。
本文首次提出采用BPNN结合MIV算法来预测和分析并联均流问题。其中，BPNN算法负责预测器件并联的均流特性，e指数形式的激活函数具有更强的映射能力，优化后BPNN算法预测准确率与仿真结果高度一致，预测动态电流不平值和过冲电压的准确率达到98.18%与97.1%，训练后的算法可以替代仿真过程。MIV统计器件并联的均流特性对变量的敏感度作为相对影响权重，算法分析了参数中可能存在的耦合作用，并分离了高影响权重因素和低影响权重因素。其中器件参数中阈值电压、栅极电阻、栅源电容、栅漏电容同时对动态电流不平衡值和过冲电压有较大影响权重，布局参数的源极对称电感和源极非对称电感对动态电流不平衡值有较大影响，功率回路电感、源极对称电感、漏极对称电感对过冲电压有较大影响权重，并联均流问题需要围绕这些高影响权重参数进行分析。
将器件参数失配的影响视为器件端口电流的影响，围绕器件端口电流与源极对称电感和源极非对称电感之间的耦合作用展开研究，提出了一种器件参数失配与非对称布局之间的新型补偿方法，该补偿方法实现均流现象是由于非对称源极电感对动态电流的负反馈作用。该方法总结了器件参数失配与非对称布局之间的线性关系，以及不同器件在对称布局下电流不平衡值与最优非对称源极电感之间的线性补偿关系，揭示了器件参数失配与非对称布局之间可以互相补偿实现均流。该线性补偿关系会受到源极对称电感与负载电感电流这两个非理想因素的影响，在设计补偿关系时需要优先确定非理想因素的值。线性补偿关系可以通过电路的等效变换推广至任意数目并联情形，器件需要根据参考器件的电流基准来计算各自的电流能力，即TCC值，决定器件在布局中的放置位置，并计算最优布局的源极非对称电感值。在实际并联系统设计中，应先设计高性能的布局，再筛选具有一定参数失配的器件组合来补偿非对称布局的负面影响。
为了验证补偿思想，统计了104个来自4个生产商SiCMOSFET的器件参数，并搭建了双脉冲测试平台。在有限元分析的辅助下设计了4版PCB测试板，分别验证了两器件并联的补偿均流法、以及根据TCC值筛选器件组合的有效性。获取TCC值为实现补偿均流法的关键，BPNN的预测可以降低测试成本，但是BPNN预测结果与测试数据存在部分误差。
5.2展望
本文研究了SiCMOSFET器件参数失配与非对称布局之间的补偿作用，以及机器学习算法在并联均流问题中的应用，但是并联均流仍有部分问题值得进一步深入研究：
1.由于SiCMOSFET的动态参数并不能通过CP(CircuitProbing)测试得出，因此以动态参数作为筛选指标的筛选效率较低，仍需要更高效的筛选指标来筛选器件。
2.为每一个器件标定电流能力需要进行大量的动态测试，需要更快速准确的方式来计算器件之间在对称布局下的电流不平衡值。
3.由于BPNN算法预测动态电流不平衡值的准确率尚不能达到令人满意的水平，仍需要更精确的电路模型或是直接测试获取训练数据集，以此来校准算法模型。
4.本文提出的补偿方法尚未考虑工作温度对补偿效率的影响，仍需要建立电热一体化模型。
如您对我们的产品感兴趣，欢迎联系咨询电话：135 1009 9916（微信同号）
想了解更多关于碳化硅功率器件产品知识 请查看碳化硅课堂
