一、氮化镓晶体管电路的布局注意事项
氮化镓（GaN）是一种硬度很高、机械性能稳定的宽禁带半导体。凭借更高的击穿强度、更快的开关速度、更高的热导率和更低的导通电阻，基于氮化镓的功率器件在性能上显著优于硅基器件。
1、氮化镓高速开关所涉及的寄生电感
氮化镓能够工作在传统功率 MOSFET 难以达到的更高频率，这使功率转换电路中寄生电感造成的不利影响受到关注。寄生电感可能妨碍设计充分发挥氮化镓超快开关的优势，同时实现较低的EMI。
约 80% 的功率转换器采用半桥结构。对于这种结构，寄生电感主要有两个来源：（1）由两个功率开关器件和高频母线电容构成的高频功率回路；（2）由栅极驱动器、功率器件及高频栅极驱动电容构成的栅极驱动回路。共源电感（CSI）是指栅极回路和功率回路共用部分的回路电感，图 1.1 中以蓝色箭头标示。
图 1.1 半桥功率级原理图，展示功率回路和栅极驱动回路；虚线圈标出了共源电感
2、尽量减小寄生电感
高速功率器件的布局必须尽量减小所有寄生电感。由于各电感分量不可能同等程度地降低，因此应按重要性依次处理：首先是共源电感，其次是功率回路电感，最后是栅极回路电感。
对于高压功率PQFN MOSFET 封装，设置独立栅极回流源极引脚的必要性早已得到认可，高压 GaN PQFN 结构也可采用了这种方式。具有这些独立引脚时，栅极驱动回路与功率回路在封装内部相互分开，但外部连接方式必须格外谨慎。
降低共源电感的代价，是把源极电感移到栅极回路之外，成为外部源极电感。共源电感消除后，器件速度提高，这部分外部电感可能导致更严重的地弹噪声。
增强型氮化镓晶体管可采用晶圆级芯片尺寸封装（WLCSP），端子形式包括焊盘栅格阵列（LGA）和球栅阵列（BGA）。其中一些器件没有独立的栅极回流源极引脚，而是提供多处电感极低的连接，如图 1.2 所示
图 1.2 采用 (a) LGA 和 (b) BGA 形式的氮化镓晶体管，以及使共源电感最小的器件电流流向。
这类封装的总封装电感通常低于 100 pH，大幅降低各电感分量，从而缓解各种与电感相关的问题。对于LGA 和 BGA 封装，可以将最靠近栅极的源极焊盘指定为栅极回路和功率回路共同的“星形”连接点，从而按具有专用栅极回流引脚或回流条的封装来处理。随后，让两条回路的电流沿相反或相互正交的方向流动，以实现分离，如图 1.2 所示。
除了减小构成回路的各个元件的电感，例如电容的等效串联电感（ESL）、器件引线电感及 PCB 互连电感，设计人员还必须关注整个回路的总电感。回路电感由其中储存的磁能决定，因此可利用相邻导体间的耦合，使磁场自抵消，进一步降低总回路电感。
将器件一侧的漏极和源极端子交错排列，可形成多个电流方向相反的小回路，通过磁场自抵消降低总电感。这不仅适用于图 1.3(a) 的 PCB 走线，也适用于图 1.3(b) 的垂直焊接连接及层间连接过孔。多个磁场相互抵消的小回路形成后，总磁能及相应电感都会显著降低。
还可以让漏极和源极电流均从器件中心线向两侧引出，复制磁场抵消效应，进一步降低部分回路电感。这既减小了每条导体中的电流和所储存的能量，又通过缩短电流路径降低了电感。
图 1.3 安装在 PCB 上的 LGA 氮化镓晶体管，展示交错电流流动：(a) 俯视图；(b) 侧视图。
为了展示如何在实际布局中减小功率回路电感，下面比较两种常规功率回路方案，分别称为“横向”和“垂直”方案。
3、横向功率回路设计
横向布局将输入电容和器件紧密布置在 PCB 同一侧，以尽量减小高频功率回路面积。该设计的高频回路位于 PCB 同一侧，沿单一 PCB 层横向流动，因此称为横向功率回路。图 1.4 展示采用 LGA 晶体管的横向布局实例，图中突出标示了高频回路。
尽量缩小回路的物理尺寸，对于降低寄生电感十分重要，但内层设计同样关键。在横向功率回路设计中，第一个内层用作“屏蔽层”，对于屏蔽高频功率回路产生的场、保护内部电路具有关键作用。功率回路产生的磁场会在屏蔽层中感应出与功率回路方向相反的电流。屏蔽层电流产生的磁场抵消原来的功率回路磁场，最终通过磁场抵消降低功率回路的寄生电感。
对于横向布局，在靠近功率回路的位置设置完整屏蔽平面，可获得最低的功率回路电感。其效果高度依赖功率回路与第一内层屏蔽层之间的距离。只要最上面的两层彼此靠近，高频回路电感就基本不受电路板总厚度影响。
图 1.4 基于 LGA 氮化镓晶体管转换器的常规横向功率回路：(a) 俯视图；(b) 侧视图。
4、垂直功率回路设计
第二种常规布局如图 1.5 所示，将输入电容和晶体管布置在 PCB 的相反两侧，电容位于器件正下方，以尽量减小回路的物理尺寸。因为回路通过过孔沿 PCB 厚度方向垂直连接，所以称为垂直功率回路。图 1.5 中采用 LGA 晶体管的设计突出标示了该垂直回路。
图 1.5 基于 LGA 晶体管转换器的常规垂直功率回路：(a) 俯视图；(b) 底视图；(c) 侧视图。
这种设计采用垂直结构，因此没有屏蔽层。垂直功率回路依靠方向相反的电流实现磁场自抵消，以降低电感，而不是使用屏蔽平面。
在 PCB 布局中，电路板厚度通常远小于顶层和底层走线的水平长度。随着板厚减小，回路面积相对于横向功率回路显著缩小，顶层和底层中反向流动的电流开始产生磁场自抵消。要使垂直功率回路获得最佳效果，必须尽量减小板厚。
5、内部垂直功率回路布局设计
图 1.6(a) 展示一种改进布局技术：它具有回路尺寸小、磁场自抵消、电感不依赖板厚等优点，可将元件置于 PCB 单侧，并在多层结构中实现高效率。该设计将图 1.6(b) 中的第一内层用作功率回路回流路径，回流路径位于顶层功率回路的正下方。这样既获得最小的物理回路面积，又实现磁场自抵消。图 1.6(c) 的侧视图说明了如何在多层 PCB 中构成低高度的磁场自抵消回路。
图 1.6 基于 LGA 晶体管转换器的内部垂直功率回路：(a) 俯视图；(b) 第一内层俯视图；(c) 侧视图。
这种改进布局将输入电容紧靠上管布置，并让输入电压正端靠近上管漏极连接处。GaN 器件的排列方式与横向及垂直功率回路方案相同。在同步整流晶体管底部，重复设置交错排列的电感节点过孔和接地过孔。
这些交错过孔有三项优点：
• 过孔中反向电流交错流动，可减少磁能储存并促进磁场抵消，从而减轻涡流和邻近效应，降低交流导通损耗。
• 位于下管下方的过孔可降低晶体管续流期间的电阻及相应导通损耗。
• 过孔可降低热扩散电阻，从而提高效率和功率处理能力。
表 1.1 比较了常规设计与内部垂直设计的特性。
表 1.1 常规及优化功率回路设计的特性
还存在能保持垂直功率回路全部优点的其他布局方式，适用于布局受限或需要改善热性能的情况。图1.7(a) 将母线电容布置在下管旁而非上管旁，此时内层回流路径成为主电源 V_IN。这可用于两相设计等受到布局限制的情形。图 1.7(b) 将母线电容布置在两只 FET 之间，回流路径成为开关节点。此时开关节点埋在电位较稳定的平面之间，可降低EMI。
图 1.7 (a) 母线电容靠近下管而非上管的内部垂直布局；(b) 母线电容位于两管之间、以内层开关节点作为回流路径的布局。
前面只讨论了功率连接，下面考虑如何同时减小栅极回路电感和共源电感。原则上，栅极电路按与功率回路相同的方法处理。图 1.8 将栅极信号置于顶层，将栅极回流置于内层。这样可使共同耦合点靠近栅极驱动器，获得尽可能低的共源电感。为进一步降低共源电感，栅极信号走线方向应与功率回路正交。
图 1.8 左侧总览图中，栅极驱动器尽量靠近功率器件。信号回路按功率回路的类似方式处理：中图为顶层栅极信号，右图为内层栅极回流。使栅极信号与功率回路正交，可尽量减小耦合电感。
6、两相降压与升压布局实例
许多电路包含不止一个半桥，需要采用单封装双栅极驱动 IC 的布局。在这种情况下，栅极信号走线可能必须延长才能到达晶体管。布局应始终优先照顾承担开关作用的器件，尽量降低其栅极回路电感。另一只器件起整流作用，其栅极信号相对不那么关键，因此可放得更远，并使用较大的栅极电阻来阻尼新增电感的影响。图 1.9 给出采用内部垂直布局、晶体管横向分开的降压或升压转换器配置，适用于双输出电压转换器。图 1.10 则给出相同降压和升压转换器的另一种布局。
图 1.9 采用双驱动器 IC 的降压转换器布局（上）及升压转换器布局（下）。两种设计中，承担整流作用的晶体管均具有最长的栅极信号路径。
图 1.10 采用双驱动器 IC 的另一种降压转换器布局（上）及升压转换器布局（下）。两种设计中，承担整流作用的晶体管均具有最长的栅极信号路径。
二、氮化镓器件的并联
本节介绍在尽量少牺牲性能的情况下并联氮化镓晶体管的方法。
1、高速氮化镓晶体管并联的挑战
要有效并联，各器件必须在动态和稳态下均匀分配电流，并均匀分担开关相关损耗。并联器件之间的寄生参数不平衡会造成分配不均，使电气和热性能下降。对于高速氮化镓晶体管，开关速度提高会放大寄生参数失配的影响。
上一节讨论了尽量减小共源电感、功率回路电感和栅极回路电感的重要性。并联 GaN 晶体管时，不仅要降低这些寄生参数以获得最佳性能，还必须使其保持平衡，确保正常并联运行。并联半桥之间的共源电感及高频回路电感差异越大，动态电流差异也越大，见公式（2.1）：
其中，I_DIFF 为两个并联 GaN 半桥之间的动态电流差异；I_SW1 和 I_SW2 分别为开关转换后，电流总和达到输出电流 I_OUT 时各并联晶体管中的电流。为评估寄生参数对均流的影响，采用 100 V EPC2001C 模型在 LTspice 中进行了仿真。
图 2.1 展示在 48 V 工作条件下，两个并联 GaN 半桥的高频回路电感不平衡如何使均流变差。仿真考察不同共源电感，两并联半桥的共源电感保持相同。标称漏极电感 L_D = L_LOOP - L_S 设为 0.3 nH，并仅在其中一组半桥中增加。
由图 2.1 还可看出，共源电感越低，均流越差。这是因为较低的共源电感使开关速度提高，从而放大了电流不平衡。并联器件均流越差，其电气与热性能也越差。
图 2.1 对于两个半桥并联的单相 GaN 降压转换器，在不同共源电感下，高频回路电感不平衡对动态均流的影响。V_IN = 48 V，I_OUT = 25 A，GaN 晶体管为 EPC2001C。
图 2.2 展示在 48 V 下，两并联 GaN 半桥的共源电感寄生参数不平衡导致的均流差异，考察不同高频回路电感。标称共源电感设为 0.1 nH，仅增加其中一组半桥的共源电感；两半桥的漏极电感保持相同。与回路电感不平衡类似，共源电感差异也会使均流变差，而且回路电感越低、开关速度越快，该趋势就越明显。
图 2.2 两个半桥并联、V_IN = 48 V、I_OUT = 25 A 的单相 GaN 降压转换器中，共源电感不平衡对动态均流的影响；器件为EPC2001C。
2、并联晶体管的 PCB 布局优化
要有效并联高速 GaN 晶体管，必须尽量减小 PCB 布局带来的寄生参数不平衡。下面比较两种基于前述内部垂直布局的并联方案，评估它们能否实现接近单晶体管设计的并联性能。每个半桥的上管（T1–T4）和同步整流管（SR1–SR4）各由四只器件并联构成，测试采用 48 V 转 12 V、300 kHz 的单相降压配置。总共使用八只 100 V EPC2001C GaN 晶体管，以及单个 TI LM5113 栅极驱动器，实现最高 480 W 输出功率和 40 A输出电流。布局如图 2.3 所示。
图 2.3(a) 的第一种方案将四只 GaN 晶体管紧密排列，作为一个“单一”功率器件工作，共用一个高频功率回路。缺点是回路尺寸增大，使高频回路电感升高；各器件的独立功率回路不同，寄生参数不平衡（ L_LOOP ≈ 1.7–2.6 nH），导致均流与热性能变差。
图 2.3(b) 的第二种方案采用四个分布式高频功率回路，对称布置在单个 LM5113 驱动器周围。该方案使每对器件具有最低的总体寄生参数（L_LOOP ≈ 0.4 nH），也实现了最佳的寄生参数平衡。
图 2.3 同时展示两种方案同步整流管开关转换时的电压波形。对于图 2.3(a) 的单高频功率回路方案，最内侧和最外侧器件的电压转换时间相差近 2 ns，约为总开关转换时间的 25%。这种电压差异表明 PCB 布局的寄生参数不平衡。
图 2.3 四个 GaN 半桥并联的布局及开关节点波形：(a) 单高频功率回路；(b) 四个分布式高频功率回路。测试条件：V_IN = 48 V，V_OUT = 12 V，I_OUT = 30 A，f_SW = 300 kHz，开关管/同步整流管为 EPC2001C。
单高频回路方案中的两个器件均出现明显电压过冲，这是各自高频回路电感较大的结果。两器件的过冲幅度也不同，源于寄生参数不平衡。
四个高频功率回路对称布局的开关节点波形见图 2.3(b)。各器件的电压转换几乎完全一致，证明该布局能够有效平衡寄生参数。由于各独立高频回路电感较低，分布式布局的电压过冲也更小。这种平衡布局可改善电气、EMI 及热性能，从而提升整体表现。
图 2.4 展示两种并联方案的热评估。图 2.4(a) 的单高频回路方案存在明显热不平衡，分担较大功率的器件上形成热点。最靠近输入电容的上管 T1，其最高温度比最远处上管 T4 高 10 ℃。
图 2.4(b) 的四分布式回路方案具有良好的热平衡，各器件温差可以忽略。此外，避免将损耗较高的上管集中在 PCB 上，也有助于均匀分散热量。
图2.4 并联 GaN 半桥布局的热测量：(a) 单高频功率回路；(b) 四分布式高频功率回路。V_IN = 48 V，V_OUT = 12 V，I_OUT = 30 A，f_SW = 300 kHz，L = 3.3 μH，开关管/同步整流管为 100 V EPC2001C，风速为 200 LFM。
四分布式高频回路设计的独立寄生参数更低、寄生参数平衡更好，因此开关和并联更有效，电气与热性能也更好，如图 2.5 所示。该设计在 40 A 时效率提高 0.2 个百分点，最高器件温度在所示范围内几乎始终改善约 10 ℃。优化的四半桥并联布局作为 48 V 转 12 V、480 W、300 kHz、40 A 单相降压转换器运行时，在35% 至 100% 负载范围内效率超过 96.5%。氮化镓晶体管提高开关频率的能力，结合有效并联带来的更高功率处理能力，为需要高频率和高输出电流的应用创造了新机会。
图 2.5 常规与所提并联 GaN 半桥设计的 (a) 效率和 (b) 热性能比较。器件为 EPC2001C；V_IN = 48 V，V_OUT = 12 V，f_SW = 300 kHz，L = 3.3 μH。
图 2.6 展示优化 PCB 中使用单只、两只并联和四只并联 GaN 晶体管时的开关波形。观察图 2.6(a) 的整个开关周期，几乎看不到开关速度差异，说明并联 GaN 晶体管可以为大电流应用提供高开关速度。观察图2.6(b) 放大的开关上升沿，并联方案实际上相当于一个尺寸更大、导通电阻更低的单器件，其开关速度随并联器件数量增加而相应减慢。
图 2.6 (a) 1、2、4 个 GaN 半桥并联时的开关节点波形；(b) 波形放大图。EPC2001C：V_IN = 48 V，V_OUT = 12 V，I_OUT = 30 A/GaN FET 数量，f_SW = 300 kHz，开关管/同步整流管为 100 V 器件。
高效电路布局可减小 PCB 面积，降低寄生电感限制开关速度而造成的无效功耗，并通过减小电压过冲降低EMI、提高系统可靠性。使用 GaN 晶体管时，重要的布局寄生参数包括共源电感、高频功率回路电感和栅极回路电感。
三、氮化镓 FET 的热管理
尽管 WLCSP GaN FET 的面积远小于具有相同 R_DS(on) 的 MOSFET，它仍具有出色的绝对热性能。WLCSP GaN 晶体管将超快开关、低导通电阻与紧凑尺寸相结合，可实现高功率密度。不过，极高的热流密度可能导致过热，限制可实现的功率水平。如果管理不当，产生的热量会造成过度自热和温升，损害可靠性及性能。因此，热管理策略对于高功率器件至关重要。GaN 晶体管采用芯片尺寸封装，可利用其板侧和背侧（即壳侧）的多种设计优势来改善散热。
本节给出增强 GaN 晶体管导热、优化热性能的热管理指南，并介绍简单有效的热管理方案实例。
封装电子器件主要通过两条导热路径散热：板侧传入 PCB，以及背侧传至外壳，两者均可通过热管理策略改善。首先遇到的是晶体管结构层面的结到板热阻 R_θJB，见图 3.1(a)，以及结到壳热阻 R_θJC，见图3.1(b)。热阻通常表示为：
其中：R_θJX（℃/W 或 K/W）为结到参考位置 X 的热阻；T_J（℃ 或 K）为稳态器件结温；T_X（℃ 或 K）为参考位置温度，参考位置可为电路板 B、外壳 C、散热器 S 或环境 A；P（W）为器件耗散功率。
这两种热阻因晶体管而异，取决于器件结构及所用材料的热导率。对于 WLCSP GaN 晶体管，结到壳热阻R_θJC 低于硅器件，见图 3.1(b)，因此结到壳路径具有良好导热能力。通过简单方法实现良好的热设计实践，可以充分利用 R_θJC 和 R_θJB 两条路径。
图 3.1 GaN 与硅器件的热阻比较：(a) 结到板热阻；(b) 结到壳热阻。
1、改善结到板传热的策略
最大温升（℃ 或 K）及相应总热阻（℃/W 或 K/W），是以器件结处的最高温度，相对于静止空气环境温度（R_θJA）或流动空气环境温度（R_θJMA）来表述的。结到板热阻只是多条导热路径组成的网络中的一个分量，这些路径共同决定 GaN FET 的整体自热。
图 3.2 的简化电路模型表示标准 PCB 布局中，单个晶体管 (a) 或两个晶体管 (b) 从结到环境的主要导热路径。由于晶体管面积远小于 PCB 面积，经外壳从晶体管直接向环境散失的热量很少，因此 R_θCA 远大于R_θCB。没有背侧冷却时，晶体管的主要散热路径是经过 PCB，这就是板侧良好导热能力十分重要的原因。
图 3.2 晶体管布局的简化热阻网络模型，展示主要导热路径和对应温度节点：(a) 单晶体管模型；(b) 半桥中的双晶体管模型。
GaN 晶体管向电路板传热主要依靠 PCB 导电层中的铜走线。为降低电阻而采用更厚铜走线，也有利于降低热阻，为 PCB 每层提供高导热通道。例如，2 oz 铜层在横向的热导通能力是 1 oz 铜层的两倍。此外，平面内的热导通能力与导体层数成正比，层数越多，可用于散热的路径越多。最显著的导热障碍出现在垂直于板面的方向：分隔铜层的绝缘介质层热导率较低。
在 GaN 晶体管区域内或附近设置过孔，可以部分克服绝缘介质层对散热的不利影响。过孔提供高导热通道，跨越介质层，将热量导入 PCB 内部铜层。内层进一步扩散热量，降低通向电路板的热阻 R_θJB，最终降低通向环境空气的热阻 R_θJA。详细热仿真表明，在晶体管焊盘附近或下方合理设置导热过孔，可使自热温升 ΔT 最多降低 33%，如图 3.3 所示。
图 3.3 不同过孔位置的热仿真比较：无过孔、侧边过孔、凸点下方过孔；结到流动空气热阻分别为 45、35、30 K/W，后两者相对无过孔方案分别降低约 22% 和 33%。
图 3.3 热仿真中建模的过孔采用图 3.4 所示的焊盘内填孔电镀盖帽结构（Via-in-Pad-Plated-Over，VIPPO），具体说明如下。
焊盘内填孔电镀盖帽（VIPPO）
• 孔壁厚度：依据 IPC 2 级标准，为 0.78 mil。
• 典型孔径：7.8 mil。
• 焊环：最小直径为 13.8 mil。
• 孔口电镀覆盖。
• 采用非导电材料填充。
• 电路板两侧均覆盖阻焊膜。
• 用于凸点下方及靠近元件焊盘处。
• 可用于厚度最高为 2 oz（2.8 mil / 70 μm）的铜层。
图 3.4 焊盘内填孔电镀盖帽（VIPPO）结构。
图 3.5 对 PCB 铜厚和层数变化的影响进行了建模。导热过孔的影响远大于增加层数的影响。
图 3.5 结到 PCB 热阻随器件面积的变化：左图为 4 层、2 oz 铜 PCB；中图为 6 层、2 oz 铜 PCB；右图为 8 层、2 oz 铜 PCB。过孔密度从零变化到大于 2 个/mm²。
图 3.6 以曲线展示气流对 PCB 的影响。器件面积的影响较小，而 PCB 面积的影响显著，并且不依赖铜层层数。
图 3.6 PCB 到环境热阻与器件面积、PCB 面积、PCB 层数及气流速度的关系。
2、改善结到壳传热的策略
GaN 器件的另一条散热路径是通过“外壳”，即裸片。对于 WLCSP 器件，这条路径的热阻远低于通向电路板的路径。GaN 晶体管裸露裸片面积太小，难以与周围空气进行显著热交换，因此采用简单热管理策略即可大幅改善背侧冷却。
让均热板与裸片接触，可将热量沿横向传导，增加器件的有效表面积，降低其工作温度。为进一步增加与环境空气的热交换面积，可将散热器安装在均热板上。均热板和散热器应采用铝、铜等高导热材料，以确保最佳性能，见图 3.7。
图 3.7 PCB 的三种情况：(a) 无背侧冷却；(b) 连接铜均热板；(c) 配置铝散热器。均热板和散热器可以组合，也可以独立设置；热流仍然会进入 PCB。
四、散热器的安装方法
图 4.1 展示一种简单且便于装配的 GaN 晶体管和 IC 散热器安装方案。该方案采用热界面材料（TIM），既改善器件与散热器界面的导热能力，也提供电气绝缘。表面贴装支撑柱使散热器、GaN 器件和 TIM 之间保持适当距离，并为散热器提供牢固的机械连接。高于表面贴装支撑柱的元件不得放置在散热器下方。
图 4.1 使用螺钉固定的散热器组件实例。
1、热界面材料（TIM）的特性考量
为背侧冷却增加的均热板或散热器会引入多个界面。表面粗糙度和热接触不完善使这些界面增加导热接触热阻，而且元件与附件之间的空气间隙不利于传热。为克服这些热阻，使用 TIM 改善热接触并提供良好的界面导热能力。TIM 的形式包括导热垫、凝胶及液态间隙填充材料。
选择 TIM 应考虑几个标准。首先，TIM 必须具有良好的热导率 κ，以保证良好的热导通能力和较低热阻。
κ > 3 W/(m·K) 的 TIM 材料具有很高的成本效益；也可选择性能更高、κ > 15 W/(m·K) 的 TIM，但价格更高，可将其用在晶体管接触界面，以获得最佳导热效果。
对于 GaN 裸片，电阻率也很重要，因为上管处于开关节点电位，必须与散热结构电气隔离，见图 4.2。T-Global 的 A1780 和 A6200 是同时满足导热与电气绝缘要求的 TIM 示例，其热导率分别为较高的 17.8 W/(m·K) 和中等的 6.2 W/(m·K)。
选择 TIM 还需考虑在一定压缩率下施加到裸片上的压缩力。压缩率是厚度的百分比，见材料数据手册。压缩力不得超过 GaN 器件的应力限值；
总体而言，大器件能承受更大的力；相同尺寸时，LGA 器件比 BGA 器件能承受更大的力。
图 4.2 使用 TIM 导热垫安装 GaN 器件散热器的示意图。
对于尺寸很小的 GaN 晶体管，裸片侧壁总面积与顶面和底面面积相当，因此侧壁也能对导热作出明显贡献。例如，EPC2038 FET 裸片尺寸为 0.9 mm × 0.9 mm × 0.625 mm，顶面和底面总面积为 1.62 mm²，四个侧面总面积为 2.25 mm²。因此，也可利用四个侧面增加散热。
利用侧壁的方法，是在晶体管周围添加间隙填充材料，例如 Bergquist 的 GF4000 液态间隙填充材料，κ = 4 W/(m·K)。这种填料用导热性能良好的材料取代间隙中的空气，见图 4.3，从而为 GaN 器件四个侧面向PCB 和背侧冷却结构传热提供良好通道。
图 4.3 使用 TIM 导热垫及导热间隙填料连接散热结构的示意图。
图 3.2 的热阻电路模型在图 4.4 中进行了修改，加入背侧（壳侧）冷却的额外热阻，表示结到散热器的导热热阻 R_θJS 以及散热器到环境热阻 R_θSA。添加间隙填料后，形成连接 PCB 与散热器的额外并联导热路径，并收集 WLCSP 侧壁散出的热量，进一步改善热结构，如图 4.5 所示。由于电路板现在通过 TIM 和间隙填料连接到散热器，板与散热器之间也存在导热，用 R_θBS 表示。理想情况下，R_θCS 与 R_θSA 的总和远低于 R_θCA，因此整体效果是降低总热阻。加入铜等高导热材料制成的均热板，也能改善性能。
图 4.5 带散热器、TIM、均热板和间隙填料的热阻电路模型。
可以对不同裸片尺寸、TIM 厚度及性能、凝胶铺展直径及性能的影响进行建模，使设计性能最大化，并帮助设计人员理解成本与性能之间的权衡。
图 4.6 包含两幅曲线图。上图模拟裸片与散热器或均热板之间 0.3 mm 的间隙，下图模拟 0.2 mm 的间隙。使用三种器件面积，从 4 mm² 到 14 mm²。横轴表示凝胶面积相对于裸片面积的比例，纵轴表示预期热阻，考察三种凝胶导热性能。由这些变量可得到以下一般结论：
• 使用低热导率 TIM 时，间隙厚度最为重要。
• 使用更高热导率的间隙填料，可减少实现最佳热性能所需的用量，从而降低成本。
• 间隙材料面积与裸片面积之比超过约 4:1 后，热性能进一步提升很小。
• 最小裸片对 TIM 和凝胶性能最敏感。
图 4.6 上图模拟裸片与散热器或均热板之间 0.3 mm 的间隙，下图模拟 0.2 mm 的间隙。器件面积为 4、9、14 mm²，凝胶热导率为 3.5、6、10 W/(m·K)，纵轴为预期结到散热器热阻。
2、均热与散热性能
对所连接均热板（HSp）的热扩散热阻进行建模，结果见图 4.7，变量如下：
• 上排为铜，厚度由左到右从 1 mm 变化到 3 mm；下排为铝，同样由 1 mm 变化到 3 mm。
• 器件面积从 1 mm²（红色）到 16 mm²（黄色）。
• 横轴为均热板面积与 FET 面积之比，范围为 0 至 250。
图 4.7 均热板热扩散热阻随均热板面积与器件面积之比的变化。上排为铜，下排为铝，厚度均为 1–3 mm。
热扩散热阻似乎随均热板尺寸增加而略微上升，但对环境传热面积增加带来的收益改善了总体散热。将铜均热板与铝散热器结合，可构成成本效益很高、热性能出色的结构。散热器热阻 R_θ,HSk（K/W）通常由制造商数据手册给出，并表示为气流的函数：
如果没有 R_θ,HSk 数据，可根据均热板面积和有效换热系数 h_eff 估算：
• 中等性能的风冷散热器：h ≈ 250 W/(m²·K)。
• 高性能的水冷散热器：h ≈ 1000 W/(m²·K)。
图 4.8 比较散热器材料及冷却效率的差异，将均热板与散热器组合的热阻 R_θ,SA 对均热板面积与器件面积之比作图，并对更高及更低效率的散热材料和散热方法进行建模。
图 4.8 R_θ,SA 随均热板面积与器件面积之比的变化。上排为铜，下排为铝；左列为较低效率冷却，右列为较高效率冷却。
五、总结
与硅相比，氮化镓能够更高效地传导电子，并承受更高的电场。GaN 在速度、温度和功率处理能力方面超越硅的性能极限，正在多种功率转换与射频应用中取代硅基器件。GaN 系统具有更高效率、显著减小的尺寸和重量，以及更好的热性能，这正在传统硅器件市场形成替代浪潮，并使新的应用成为可能。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
↓ ↓ 点击图片免费领取产品规格书 ↓ ↓ 
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
