功率器件的边缘终端是其关键问题，Si基器件的终端类型有很多，但因SiC的物理特性以及其工艺特点，如结深较浅、电场较大、沟槽深度和形状限制等等，那些终端结构的实现并不容易。目前商业的SiC器件所使用的终端主要有两种，场限环和JTE+场环组合。越来越多的沟槽商业器件需要基于填充Poly或Poly的刻蚀环的新方法。对于双外延双极器件，具有斜角终端的Meta与基于JTE的组合也是一种合适手段。在任何情况下，特别是关于雪崩能力的要求，这不仅与终端结构相关，而且与钝化类型、沟槽设计、版图三维设计等也是相关的。
简介
大多数平面型和沟槽型功率器件都是基于一个或多个PN结。当有源区的PN结终止于器件的横向侧时，在反向电压偏置下结弯曲或沟槽拐角处出现非常高的电场。因此，需要终端的外围保护。高压器件的可靠性和鲁棒性需要有效的终端结构来保护器件外围，从而可以实现接近于理想的一维雪崩击穿电压值。
Si基器件中开发了多种类型的终端结构，比如场板、场限环、结终端扩展(JTE)。SiC在功率器件制造工艺上不如Si基理想，一些物理限制使得SiC终端的设计与Si一样复杂。主要限制是掺杂原子在半导体内部的扩散系数低，结深难以实现深，横向扩散非常有限；另一方面，SiC具有高的临界电场，这是其在高电场下寻找可靠的栅氧的一个缺点。
最后，与Si相比，在SiC/SiO2界面中观察到的更高的界面缺陷水平，这也造成了SiC功率器件难以媲美Si基终端结构的效率。电荷在界面处积累，产生击穿电压不稳定性，特别是温度。终端结构设计也与达到高雪崩强度相关。所以，终端结构必须具有比有源区更高的击穿电压。
终端结构
功率器件的设计总是包含着终端结构的优化，因为这是影响器件可靠性的关键，而且终端结构还会占据更大的芯片面积，特别是在高压器件中（如下图为6500V器件）。考虑到衬底材料的成本和缺陷密度，这些也会限制器件的面积。此外，在一些情况下，终端结构增加了流片工艺的复杂性。这些都会对成本和可靠性都有直接影响。
下图是商业SiC器件中常见的终端场限环结构，它由P+型注入形成，具有几微米的宽度，其关键的设计参数是环间距，其通常随环的位置的增加而增加，以及第一环与器件主结的距离。场限环结构通常会占据大量的芯片面积，并且需要非常精确的光刻和掩膜刻蚀精度，最佳的第一环间距取决于外延层的掺杂，对低于1700V的器件，第一环间距必须小于1um。环的终止也取决于SiC/介电层界面处的表面电荷。所以，目前已有报道提出了埋环设计，以便于将高峰值电场从表面转移到SiC体内，限制界面寄生效应。这个是有效果的，但是实施起来比较复杂，因为需要外延层在生长或非常高的能量注入。
第二种则也是一种常见的终端类型，结终端扩展JTE，其具有较小的面积占用，但是其需要额外的Al离子注入步骤，并且精确控制其注入剂量。JTE对表面电荷也非常敏感。因为目前具有低剂量的多JTE组合在工艺上更有效，故目前也不再使用单次注入JTE结构。SiC刻蚀工艺也可减少JTE剂量，并在不需要3个Al注入步骤的情况下产生双或三JTE结构。即使这个并没有减少Mask数量，但是这个技术也相对简单和成本可控。
但是，JTE+场限环或JTE+场限环+JTE外环的组合(如下图)对于大多数SiC器件结构是最稳定、可重复和有效的组合，特别是对于高于1.7kV的击穿电压值。
在过往的报道中，对于1.7kV和4.5kV级不同的场限环、JTE和JTE+场环的组合，主要的结果如下表所示。利用P+掺杂来实现深场环的终端对应器件（D3到D8）的击穿电压效果低于JTE+场环终端的器件（D9到D11）。此外，作者还尝试使用P型掺杂分布作为双JTE的第一层JTE（D2），从结果上看，效果并不理想。其外围的P型的横向延伸对终端效果并无明显影响。
在设计JTE+环的终端时，必须定义其二维和三维的参数，必须优化JTE长度和拐角半径，尽可能的降低面积占用。下表是具有多重JTE结构的1.7kv级JBS二极管的击穿电压。从下表中可以看到，降低拐角半径(D5)，提高了器件的击穿电压，降低了其击穿可能性，拐角半径也会对器件的雪崩强度产生强烈影响。
另一方面，SiC沟槽器件也需要终端结构的适配。已经有报道为SiC器件提出了类似沟槽保护环终端结构的3D终端。这种结构在Si基中非常有效，它可以减少芯片面积的占用，并且与沟槽工艺相兼容。此外，沟槽底部可以注入自对准掩埋P+环(如下图)，从而降低SiC表面电场。
在下图b中则是存在另一种终端方案，在JTE中使用填充有BCB的宽沟槽。这种终端的关键部分是沟槽侧壁电荷位移和潜在的寄生沟道，其可以与峰值电场一起存在。这种终端结构顶部场板的形状也是一个关键因素
下图是一种成为沟道截止环的终端结构设计，如下图。这是一种终端结构的组件，因为JTE或场限环的末端与此沟道截止环之间距离可能会影响器件的击穿能力、动态行为，并且直接影响功率器件外围终端保护所需的总面积。通过仿真来确定截止环的最佳位置是比较困难的，因为它的影响因素很多，比如不同钝化层的界面陷阱和固定电荷、封装类型、顶部金属电极位置等等。
作者研究了用5umPI钝化的1.7kV级JBS二极管中截止环最佳位置。JTE末端和截止环之间距离为100um的二极管能够承受超过2kV的电压，而JTE和截止环之间距离为60um的二极管在阳极和截止环金属之间会产生电弧，在1.6kV左右出现提前击穿。下图展示了1.6V下二极管击穿图，可以清晰的看到击穿位置。
最后，终端区域表面的钝化是SiC高压器件的关键。当不使用钝化层是，因空气中的电弧会发生过早击穿。而增加钝化层后，这会改变表面电荷状态，并且改变其击穿电压。这个在JTE终端是具有明显体现，因为表面电荷直接影响JTE注入剂量的最佳值。同样，JTE和场环的组合是缓解这些电荷问题的最佳解决方案。
对于超过2.5kV的高压器件，因环境因素（如湿度）而产生的附加影响会增强，如果未进行合适的钝化，可能会严重影响功率器件的可靠性。在这种情况下，需要一些合适的封装技术来解决。这可以利用HTRB、HV-H3TRB来进行评估器件钝化方案，也可利用UIS来测试终端的雪崩能力。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
↓ ↓ 点击图片免费领取产品规格书 ↓ ↓ 
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
