今天这篇聊聊沟槽栅功率MOSFET反向恢复优化的三种方案，包括外接SBD、器件内部集成SBD以及伪肖特基效应，
先介绍背景
沟槽栅功率MOSFET的一大应用领域是同步整流和DC/DC变换，
1970年代末期~1980年代初期，基于功率MOSFET的脉冲调制DC-DC变换器（PWM DC/DC）问世，
所谓PWM，大概思路是——通过调节开关器件的导通时间占空比，以实现稳压功能，
比如Buck电路，将一个不稳定的直流电压（比如锂电池的4.2V-2.7V）转换成另一个稳定的、更低的直流电压（比如给CPU供电的1V），
PWM DC/DC大概包括如下几部分：
1）主开关（控制开关）：高速开关器件，以每秒几十万or几百万次的速度开关，将一个平滑的直流电压切成一串电压脉冲，
2）电感/变压器：储能元件，在开关“开”的时候存储能量，“关”的时候释放能量，将脉冲电流平滑为近似直流电流，
3）输出整流器：将斩波电压波形还原为直流，并在主开关关断时为电感电流提供续流路径，
4）低通滤波器：剔除电压脉冲中的高频波纹，使输出电压更加平滑稳定，
5）反馈与PWM控制：持续监测实际输出电压大小，并将其与目标值对比，以此指导调节开关器件导通时间占空比，
例如实际输出电压偏高，就降低导通时间占空比，偏低则提升导通时间占空比，
通过调整开通、关断时间占比，以调节输出电压，此即脉冲宽度调制。
小功率变换器可实现单片集成，而大功率变换器则需要分立功率MOSFET器件，
在此应用场景下，沟槽栅功率MOSFET常用作控制开关（尤其适用于20~200V输入电压场景）和同步整流管，但两者的设计方案存在显著差异。
作为主开关时，沟槽栅功率MOSFET的优化目标并非尽可能降低比导通电阻，而是更高的开关速度，
因此要求低反馈电容、低栅极电荷、低栅极电阻，以及尽可能低的Rdon×QG品质因数。
作为同步整流管时，沟槽栅功率MOSFET则需要针对不同场景进行定制化设计，目标是尽可能降低比导通电阻，通过合理的尺寸设计，最大程度降低导通损耗。
整流应用中，以沟槽栅功率MOSFET替代SBD可提升变换器整体效率，但需对器件进行专门设计，以应对第三象限工作条件下的存储电荷问题，尽可能降低反向恢复损耗。
图片来源：网络
如上，半桥结构同步降压变换器，
一只N沟道（也可用P沟道）沟槽栅功率MOSFET作为高端开关器件（HSS），另一只N沟道沟槽栅功率MOSFET作为同步整流器，属于低端开关器件（LSS）。
除稳压功能外，PWM控制电路还需通过插入“先断后合”（BBM）的死区时间，防止高低边MOSFET同时导通（避免出现直通电流），
死区时间内，电流流过低压侧MOSFET体二极管，这个二极管在导通时会注入少数载流子存储电荷，因此在半桥状态切换前，必须通过二极管反向恢复过程移除这部分电荷。
反向恢复过程会带来额外功率损耗、速度限制和电磁干扰等问题，
而上图解决这一问题的方案，便是通过外接SBD以分流体二极管电流，
从波形图可以看到，有无SBD，反向恢复过程时间、峰值电流大小均有明显差异。
大概原理是：SBD开启电压远低于体二极管，第三象限工作条件下，电流优先走SBD路径，而非体二极管，
而SBD作为单极型器件，反向恢复损耗远低于体二极管，从而改善低压侧沟槽栅功率MOSFET的反向恢复特性。
但外接SBD会增加系统设计的复杂性，
且，在高频DC/DC转换中，外接SBD的封装引线寄生电感会引发导通延迟，延迟时间甚至比BBM死区时间更长，
因此这种情况下，外接SBD方案对高频转换器的反向恢复性能几乎没有改善。
能否整出一种方案，不需要外部并联SBD，便可实现类似效果？
当然可以，那就是第二种方案——在器件内部集成SBD，
图片来源：网络
如上，左边是HSS采用的沟槽栅功率MOSFET，右边是LSS采用的沟槽栅功率MOSFET，
降压变换器中的HSS不存在体二极管导通工况，无需集成SBD，
但HSS需在漏源两端施加满输入电压VIN的条件下完成高速开关，易受米勒效应和反馈电容CGD的影响，
因此HSS采用屏蔽栅结构，以降低栅漏电容。
而LSS工作在第三象限，开关过程中漏极施加电压低于1V（基本不存在米勒效应），因此CGD影响较小，
大多降压变换器的占空比较低，例如从12V输入得到1V输出，占空比D=1/12≈8.3%，这意味着开关周期的大部分时间内LSS处于导通状态，
因此，比导通电阻是选择LSS的首要考虑因素。
右图标注了Schottky，此即所集成的SBD，
设计上并不难，版图中在Schottky区域抹去P阱、P+和N+的图形，再加一块肖特基金属版即可，
SBD阳极连接到源极金属，阴极连接到N-漂移区（漏极），
值得注意的是Schottky区域也有沟槽，并在其中生长栅氧和多晶硅栅，
如此可发挥类似场环的作用，保护肖特基界面免受高电场影响，避免势垒降低效应。
由于SBD开启电压（约0.2V~0.4V）低于体二极管导通电压（约0.7V），因此当LSS工作在第三象限时，电流优先走Schottky区域，体二极管不导通，反向恢复电荷几近于零。
另外，所集成的SBD仅在开关周期的小部分时间内导通，所需面积远小于连续导通的肖特基整流管，因此可以采用势垒高度更低的金属，进一步降低VF。
然而器件内部集成SBD亦有缺点——既增加器件制造工艺复杂性，且会增大关态漏电，对器件可靠性不利。
于是有了第三种方案——伪肖特基效应（Pseudo-Schottky Effect），
何为伪肖特基效应？
简言之
器件工作在第三象限时，利用体效应暂时降低器件阈值电压，使得体二极管导通之前，沟道便部分开启，
如此一来，多子主导电流，少子注入不成气候，从而改善反向恢复特性。
具体解释其中原理，
图片来源：网络
如上，MOSFET阈值电压公式，
Vt0是体效应为0（源-体结无偏置）时的阈值电压，ψB为体区电势，通常近似为2倍费米电势，
若VSB=0，则Vt= Vt0，
若VSB<0，则Vt< Vt0，器件阈值电压降低，沟道部分开启，电流从此流过，
该效应的作用范围受源-体PN结限制，仅在-0.6V< VSB<0范围内有效，
为什么会这样？
因为如果VSB>0，源-体PN结反偏，器件阈值电压反而增大，
如果VSB<-0.6V，源-体PN结正偏且充分导通，PN结导通将取代沟道导通，成为主导机制。
体效应对器件阈值电压影响的强度可以用γ表示，
图片来源：网络
如上，εsi是Si介电常数，NB是沟道区（体区）掺杂浓度，xox是栅氧厚度，
可以将γ理解成这样一个指标，它可以衡量器件阈值电压对源极电压变化的敏感程度，
γ越大，相同源极电压变化量，对器件阈值电压造成的影响越大。
与工艺相关的参数主要有二：
1、体区浓度NB，
NB越大，耗尽区越窄，单位体积电荷密度越大，更密集的电荷分布会对电压变化产生更敏感的反应，γ越大，
2、栅氧厚度xox，
xox越大，γ越大，这可以反过来理解——xox越大，栅控能力越弱，VSB对阈值电压的影响越强。
实际制作中，无论增大NB还是增大xox，都会使器件固有阈值电压Vt0增大，这点需注意，
另，如果选择增大xox，栅控能力的削弱会导致跨导降低，不建议，
因此优先通过增大NB以提升γ，
那Vt0增大该如何处理？
对沟槽栅VDMOS，可通过倾斜注入，将杂质注入沟槽侧壁，从而对沟道区域进行浅结阈值调整，避免Vt0显著增大。
以这种方式，关断状态下，器件保持常规阈值电压，漏电不会提升，
第三象限工作条件下，γ显著提升，阈值电压降低，沟道部分开启，实现与集成/外接SBD类似的IV特性，
图片来源：网络
伪肖特基效应的第三象限IV、反向恢复特性如上，
先看左图，伪肖特基效应与外接SBD的IV曲线形状相似，器件开启电压远低于正向导通状态的阈值电压，
且在相同电流密度下，伪肖特基器件开启电压亦低于PN结二极管的正向压降，
再看右图，
伪肖特基器件的Irr降至传统器件的1/3，trr不到传统器件的1/5，效果显著。
小结：
1、沟槽栅功率MOSFET反向恢复优化的三种方案，包括外接SBD、器件内部集成SBD，以及伪肖特基效应，
2、外接SBD后，第三象限工作条件下，电流优先走SBD路径，而非体二极管，
而SBD作为单极型器件，反向恢复损耗远低于体二极管，于是可以改善沟槽栅功率MOSFET的反向恢复特性。
但外接SBD会增加系统设计的复杂性，且在高频DC/DC转换中，外接SBD的封装引线寄生电感会引发导通延迟，延迟时间甚至比BBM死区时间更长，
因此这种情况下，外接SBD方案对高频转换器的反向恢复性能几乎没有改善。
3、器件内部集成SBD可实现与外接SBD类似的效果，且不会增加系统复杂性，
但这种方案的缺点是会增加器件制造工艺复杂性，且关态漏电增大，对器件可靠性不利。
4、伪肖特基方案原理是：器件工作在第三象限时，利用体效应暂时降低器件阈值电压，使得体二极管导通之前，沟道便部分开启，
如此一来，多子主导电流，少子注入不成气候，从而改善反向恢复特性，实测证明可实现与外接SBD类似的效果，
但需避免其影响器件正向、阻断工况下的阈值电压，
对沟槽栅VDMOS，可通过倾斜注入，将杂质注入沟槽侧壁，从而对沟道区域进行浅结阈值调整，避免Vt0显著增大。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
↓ ↓ 点击图片免费领取产品规格书 ↓ ↓ 
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
