今天这篇回顾一下沟槽栅功率MOSFET的发展史，大概脉络如下：
从BJT和横向MOSFET的缺点→V型槽功率MOSFET→矩形槽功率MOSFET→深P区沟槽栅功率MOSFET→间断分布深P区沟槽栅功率MOSFET，
介绍背景
至2017年沟槽型功率MOSFET业已成为全球应用最广泛的半导体器件之一，
该器件打破了MOSFET只能在半导体材料表面制造的固有认知，形成每年30亿美元的市场规模，自问世以来累计出货量远超1000亿只（2014年数据）。
如今，沟槽型功率MOSFET具备广阔的应用场景，包括计算机、电视、手机等消费电子产品，以及汽车、电机驱动、锂离子电池过热防护等关键领域，
在半导体行业内部，沟槽型MOSFET结构横向拓展至微机电系统（MEMS）、沟槽型IGBT、沟槽型超结MOSFET、横向沟槽型MOSFET以及功率集成电路，
近年更是拓展至宽禁带半导体功率器件领域（沟槽型SiC MOSFET）。
回顾沟槽型MOSFET的演变史，想必是一场有趣的体验。
介绍背景
1970年代末之前，双极型晶体管（BJT）是唯一可作为非自锁功率开关（nonlatching power switch）的半导体器件，
图片来源：网络
何为非自锁功率开关？
先介绍自锁型器件，
功率器件中的某些成员，一旦器件被触发导通，即使移除触发信号（如栅信号），器件仍会保持导通状态，
直到外部电路条件改变（如施加反向电压），工作状态方能改变，此即自锁型器件，
典型代表是晶闸管（Thyristor），
相应地可以定义非自锁型器件——器件导通后，只要移除or改变触发信号，器件立即关断，
典型代表是BJT和MOSFET。
各位熟悉的N沟道MOSFET器件，对栅极施加一个高于Vth的正电压，沟道开启，器件导通，
一旦VGS移除或降至Vth以下，沟道消失，器件立刻关断。
然而BJT和MOSFET亦有区别——前者电流驱动，后者电压驱动，
具体来说，BJT通过基极电流控制器件开通或关断，MOSFET通过栅源电压控制器件开通或关断，
这两种驱动方式到底有何区别？为什么电压驱动的MOSFET在大多数场景替代了电流驱动的BJT？
简单总结一下，
1、功率驱动→信号驱动
BJT本质上是一个电流放大器，为使其导通，整个导通期间需要持续提供足够大的基极电流，这意味着驱动电路本身就会产生显著损耗，
而MOSFET栅极设有二氧化硅绝缘层，直流阻抗极高，
器件导通时，只需在瞬间提供足够电流，对栅电容进行充放电，即可建立或移除栅电压，
一旦电压建立，几乎不存在持续的直流电流，因此驱动电路的功耗极低。
2、控制逻辑兼容性
BJT需要模拟电流源驱动，与数字逻辑电路（CMOS, MCU, FPGA）直接接口困难，需要额外的电平转换和电流放大，
MOSFET的栅极则是电压控制端口，可以直接由数字逻辑电平（3.3V，5V……）驱动，与控制系统的衔接更加容易。
3、热稳定性
BJT的电流增益和饱和压降具有负温度系数，
温度升高→电阻降低→电流增大→产生更多热量→更高温度，这一正反馈过程会导致热失控，
换言之，当多个BJT器件并联，最热的器件会抢走越来越多的电流，直至烧毁，因此BJT的并联需要复杂的均流设计。
而MOSFET的导通电阻具有正温度系数，
温度升高→沟道迁移率下降→导通电阻增大→电流减小→发热减缓，这一负反馈过程天然具备更优的热稳定性，
换言之，当多个MOSFET器件并联，电流会自动流向温度较低、电阻较小的器件，实现自动均流，从而具备更优可靠性。
4、开关速度
BJT是双极型器件，关断时，存储在基区和集电区的少子需被抽走、复合，于是存储时间和下降时间延长，严重限制开关速度，
MOSFET是单极型器件，导通依赖多子在电场作用下的漂移，开关速度的物理极限主要取决于寄生电容（CGS、CGD）的充放电速度，
通过改进工艺，MOSFET的开关速度可以轻松达到数百kHz甚至MHz级别，远超BJT。
5、安全工作区与二次击穿
BJT存在严重的二次击穿问题，高压大电流工况下，芯片内部电流聚集于局部热点，导致不可逆的损坏，器件安全工作区非常狭窄，
MOSFET不存在少子注入引发的二次击穿问题，安全工作区主要由热限制决定，远宽于BJT，可靠性更佳。
驱动功耗极低、控制逻辑兼容、自动均流特性、开关速度更高以及安全工作区更宽，以上五点，导致MOSFET逐渐替代BJT。
然而当时的主流MOSFET为横向器件，这种G/D/S均在半导体表面的设计并不适合功率应用，
这里以LDMOS为例，简单做些介绍，
如上，LDMOS示意图，G/D/S均在半导体表面，
主要问题有四，
1、穿通击穿（Punch-through）
横向MOSFET主要依赖漂移区横向扩展承受耐压，
当漏压升高，耗尽区沿漂移区方向横向扩展，若漂移区较窄，耗尽区贯穿至源区附近，导致源漏间电势控制能力丧失，产生大电流，进而发生穿通击穿，
若简单增加漂移区长度以提高耐压，器件导通电阻又会剧增，
因此，横向MOSFET依靠漂移区横向扩展承受耐压的结构，天然受到耐压—导通电阻的trade-off制约，不适用于高压场景。
2、回滞效应（Snapback）
MOSFET内部存在一个由源极（N+）、阱区（P阱）和漏极（N-漂移区）构成的寄生NPN双极型晶体管，
当漏压足够高，碰撞电离产生的空穴被阱区收集，抬高阱区电位，N+/P阱构成的PN结正偏，寄生晶体管导通，
一旦触发，器件会进入低电压、大电流的负阻区，导致局部过热和损坏。
3、场板诱导局部雪崩
为改善电场分布，早期横向器件常采用场板结构（金属电极延伸覆盖栅漏之间的区域，Field Plate），
然而，场板边缘会产生电场集中效应，导致栅-漏重叠区附近发生强烈的碰撞电离和局部雪崩击穿，产生高能热载流子，
这些热载流子可能注入栅氧化层，造成阈值电压漂移、迁移率退化等问题，
4、难以实现高栅宽
横向MOSFET的另一问题，是难以实现高栅宽，
任何MOSFET，导通电阻与 （沟道长度L）/（沟道宽度W） 成正比，
欲实现低电阻，必须实现较大的W，
横向器件中，沟道宽度W是通过在芯片表面平行排列多个“指状”栅极实现，
总栅宽=单指宽度×指的数量，这完全依赖二维平面布局，
1970年代，光刻技术只能实现几微米线宽，这意味着沟道长度L无法按比例缩小，栅指之间的距离很大，
于是单位芯片面积内能集成的栅宽有限，
若想获得足够大的栅宽，芯片面积将显著提升，成本随之剧增，不具可生产性。
简言之，
1970年代末之前，BJT是唯一可作为非自锁功率开关的半导体器件，但电流控制+双极型器件，使其难以实现广泛应用，
驱动功耗极低、控制逻辑兼容、自动均流特性、开关速度更高以及安全工作区更宽，以上五点，导致MOSFET逐渐替代BJT。
尤为重要的一点，MOSFET是电压驱动，BJT是电流驱动，这是核心差异。
另外1970年代的主流MOSFET为横向器件，G/D/S均在半导体表面，
穿通击穿、回滞效应、场板诱导局部雪崩以及难以实现高栅宽，以上四点，导致横向MOSFET不适合功率应用。
既然横向MOSFET不适合功率应用，很自然的思路是——能否将其改为纵向器件？
同理，既然BJT的电流驱动特点，使其产生诸多问题，能否设法采用电压驱动设计？
于是前人开始组合，
驱动信号输入端采用MOS结构，以确保电压驱动，
电流流动路径采用纵向器件结构，以确保大功率应用，
如果鼓捣出一种新器件，输入端采用MOS结构，电流路径采用纵向结构，岂不是两全其美？
V型槽功率双扩散MOSFET（V-groove power vertical DMOSFET，常称为VMOS或VDMOS）就此诞生。
顺便提一句，如今有时也会将Vertical DMOSFET（垂直双扩散MOSFET）称为VDMOS，二者共享一个简称，容易混淆。
下文将V型槽功率MOSFET称为VMOS，
图片来源：网络
如上，VMOS结构，其实与现在常见的沟槽栅MOSFET没有本质区别，只不过沟槽形状为V型，
Vertical DMOSFET中的DMOSFET，全称Double-diffused MOSFET，采用双扩散工艺，
最近数十年，DMOS被广泛用于描述所有采用采用连续扩散或非均匀沟道浓度的绝缘栅场效应器件（无论横向纵向），来历却渐渐不为人知，
Si VDMOS中采用的双扩散工艺，始自VMOS，而VMOS的双扩散工艺，又源自BJT的制造工艺，
在BJT制造中，通过两次扩散工艺，制造基区和发射区，以精确控制电流放大倍数β，
而在VMOS制造中，通过两次扩散工艺，制造较深的P阱区、较浅的N+源区，
P阱区和N+源区的深度差决定了沟道长度，进而决定了阈值电压。
换言之，VMOS的沟道长度并不取决于光刻技术，而是由两次扩散工艺决定，
如此可以解决当时光刻机精度不足，沟道长度难以做到亚微米级的问题，
VMOS的创新之处在于——将双扩散原理应用于MOS器件，成为最早制造的亚微米沟道MOSFET器件之一，
简言之，对功率应用而言，横向MOS的缺点是结构+工艺，前者是横向电流流动路径，后者是光刻精度不足以形成太短的沟道，
而BJT的缺点主要源自控制方式，电流驱动会带来显著的驱动损耗，且与数字逻辑电路不兼容，
而VMOS采用BJT的纵向结构和双扩散工艺，又融合MOSFET的电压驱动原理，兼具二者之长，
双扩散工艺后，形成N+区-P阱-N漂移区构成的NPN结构，这是功率MOSFET中固有的寄生BJT，
再通过化学刻蚀形成V型槽，V型槽必须贯穿P阱和N+区，再于槽中形成栅氧和栅电极材料，
由此，在VMOS中，BJT的基区转变为由MOS栅控制的“沟道”，从电流驱动转变为电压驱动。
另外要注意，在高电压、大电流工况下，VMOS中的寄生BJT可能导通，导致热失控，
为避免此现象，在每个元胞中，通过源极金属使P阱和N+区短接，相当于让寄生BJT结构的基极和发射极短接，
如此设置的目的，是将P阱的电位钳位在源极（发射极）电位（一般是地电位），防止寄生BJT发射结正偏导致BJT开启。
写到这，不知各位可曾思考，为什么沟槽要做成V型？
因为当时的技术只能做成V型。
1970年代尚通过化学方式形成V型槽，即，使用氢氧化钾类似的碱性溶液腐蚀硅片，以形成沟槽（湿法刻蚀），
但对硅片的不同晶面而言，腐蚀速率差异巨大，
比如使用氢氧化钾（KOH）刻蚀<100>取向的硅片时，会形成沿< 111 >晶面终止的V型槽，与硅表面形成54.7°的角度，
想象那个过程，大概是：
在硅片表面用掩膜形成矩形窗口→开始湿法腐蚀，腐蚀液沿着垂直于表面的方向快速向下腐蚀<100>面→同时腐蚀也向侧面进行，一旦遇到<111>晶面，腐蚀速度就变得极慢→最终腐蚀停止在由四个<111>面围成的边界上，形成一个侧壁与表面呈54.7°角的V型槽，
角度大小由<100>面和<111>面之间的晶体学夹角决定。
结构上的限制导致V型槽功率MOSFET存在一系列瓶颈：
1、元胞尺寸取决于V型槽宽度，尤其是底部宽度，
为避免V型槽底角附近出现高电场，刻蚀不能太过，于是V型槽底部宽度存在难以缩小的下限，进而限制了元胞间距进一步缩小。
2、V型槽形状和较大的槽宽，导致栅电极材料沉积，以及后续的源极金属覆盖均存在可生产性较差的问题，
3、经由化学刻蚀形成的V型槽表面，难以生长稳定的栅氧化层。
尽管VMOS刚推出时反响热烈，但十年后的1980年代，VMOS的生产便停止。
图片来源：网络
如今量产的沟槽型功率MOSFET结构如上，这是大家熟悉的结构，沟槽呈90°或接近90°，
1985年，日本松下公司率先制造出矩形沟槽功率MOSFET器件，
采用各向异性反应离子刻蚀（干法刻蚀）替代之前的湿法刻蚀，制造出侧壁陡峭的矩形沟槽，
元胞间距14μm，耐压级别50V，比导通电阻530mΩ·mm2，因版图布局等原因，性能尚不如当时的平面VDMOS，但终究为沟槽型功率MOSFET开了个头。
那么相比VDMOS（平面栅功率MOSFET），沟槽型功率MOSFET到底有何优势？
图片来源：网络
这张图看得很清楚，
横轴是元胞密度（每平方厘米芯片，有多少个元胞），纵轴是比导通电阻，
为什么VDMOS呈现U形，而沟槽MOSFET随着元胞密度的增大，电阻单调降低？
不需要公式，定性想象物理图景便可理解其中逻辑，
对VDMOS而言，随着元胞密度的增大（元胞间距的减小，比如从10μm降到5μm），每平方厘米芯片中包含的沟道数量随之增大，沟道电阻因而降低，
但元胞密度继续增大，JFET区电阻开始急剧增大，
因为相邻P阱的间距太小，耗尽区严重挤压导电路径，电流拥挤效应导致JFET区电阻骤增。
换言之，对VDMOS而言，元胞密度的增大应该存在某个临界点，
在此之前，沟道电阻降幅胜过JFET电阻增幅，于是总电阻降低，
在此之后，JFET电阻增幅胜过沟道电阻降幅，于是总电阻增大。
而沟槽MOSFET之所以未出现该现象，是因为沟槽的存在直接隔绝了相邻P阱区，相当于消除了JFET区，
电子从沟道出来后，直接向下进入漂移区，不需要在两个相邻P阱之间的狭窄通道中堵车。
VDMOS则不然，沟道位于半导体表面，导致电子从沟道出来后，必须经由相邻P阱之间的JFET区域，如下图，
白色虚线是俺随意画的耗尽区边界，红色箭头是电流路径被挤压后的情形，
若元胞密度太大，元胞间距太小，意味着JFET宽度太小，
可以想象，电流路径被挤压得更厉害，在此处发生严重堵车，车流量骤降。
于是有此差异。
当然，对SiC、GaN等材料的沟槽栅MOSFET而言，有时会在沟槽底部设置P区，以实现保护介质的目的，
如此设计的副作用，就是又引入了JFET区，电流路径再次拥挤，
trade-off思想无处不在，这又是一例。
早期的沟槽栅功率MOSFET采用基本结构，N+和P-body被近似矩形的沟槽隔开，槽中主要填充物为深蓝色的Gate，Gate两侧及底部是荧绿色的栅介质（SiO2），
考虑到其在可靠性方面的不确定性，首款商用沟槽栅功率MOSFET并未作为分立器件出售，而是用作功率模块内的部件，
在实际应用中积累了数年可靠性数据后，在1994年慕尼黑国际电子展，沟槽栅功率MOSFET终于作为商用分立器件推出，
包括30V、60V的N沟道、P沟道功率MOSFET器件，元胞密度分别为1.3Mcell/cm²、1.9Mcell/cm²，
随着锂离子电池的出现，市场对低阈值电压节能负载开关的需求迅速增长，
为满足锂离子电池市场需求，业界开发出一款30V P沟道沟槽栅功率MOSFET，在VGS=2.7V（锂离子电池最低电压）条件下，器件比导通电阻为90mΩ·mm2。
然而不久后人们便发现一个重要问题——P型阱区、沟槽刻蚀深度的工艺波动，导致雪崩击穿位置可能随机发生变化。
最危险的情况是雪崩发生在邻近沟槽栅氧化层的区域，高电场或热载流子注入会使栅氧提前击穿或退化，器件因之失效。
当时有人提出沟槽底部厚氧化层的方案（TBOX），但因工艺限制未能实现。
于是前人想出另一种解决方案——单胞钳位（Unit Cell Clamp），
即，在每个元胞中引入深P扩散区，
图片来源：网络
如上，对比这张图与第一张图，deep P+即为深P扩散区，
引入deep P+的作用有二：
1、deep P+和N外延形成的PN结会改变器件内部的电场分布，降低栅氧化层电场，
2、通过穿通雪崩（由深P+ / N外延/ N+衬底结构决定）钳位最大电压，避免雪崩过程发生栅氧损坏，
详细解释第二点，
在基本结构中，如果沟槽较深、P阱较浅，那么雪崩击穿很可能发生在沟槽底部附近，
为消除风险，干脆设置一个很深的P+区，确保沟槽底部不可能深于P+区的底部，
雪崩被强制发生在深P+底部—N外延层—N+衬底这条路径，而这条路径的击穿电压（穿通电压）可精确计算，
换言之，电压一旦到达这个值，就被“钳位”于此，发生雪崩并泄放能量，
如此便能防止电压继续升高到足以损坏栅氧的程度。
但这种方案的代价是——深P+区会压缩电流路径、限制电流扩展（见上图黄色区域），器件导通电阻因之增大。
可以认为，设置深P+区，会在沟槽栅功率MOSFET中又引入JFET区电阻。
道理很简单，在基本结构中，P阱被沟槽隔断，且P阱的深度小于沟槽深度，于是消除了JFET区电阻，
而在这种新结构中，深P+区的底部在沟槽底部之下，于是沟槽无法完全隔断相邻的P区，又形成JFET区电阻。
为了解决深P+区带来的导通电阻增大这一问题，1995年，前人又鼓捣出一种改进方案，
图片来源：网络
如上，思路很简单——不再每个元胞都设深P+区，而是N个元胞设一个深P+区，
通过仿真证明，当N=16时，可实现与单元胞钳位相媲美的雪崩能力，
在30V沟槽栅功率MOSFET中应用这种方案，结果显示，器件元胞密度提升接近2倍，达到5 Mcell/cm²，导通电阻降低50%，为上一代沟槽栅功率MOSFET的一半，
电阻的降低，既源自沟道密度的增大，也源于大部分元胞不存在深P+区，电流扩展更加顺畅。
采用SOP-8封装的30V器件，实现了25mΩ·mm2的比导通电阻，创下当时记录，
且对其进行UIS测试，证明器件可承受7倍于额定值的脉冲雪崩电流而不损坏。
SOT-23、SOP-8封装的该方案产品在诸多应用中逐渐取代了平面栅功率MOSFET，包括硬盘驱动、安全气囊、自动制动系统防抱死制动，以及锂离子电池保护。
1999年，沟槽栅功率MOSFET制造工艺再次迭代，采用自对准接触工艺，并用高能离子注入代替扩散工艺，
在量产产品上实现了更严格的阈值电压控制、更短的沟道长度，创下了44.5 Mcell/cm²的沟道密度新纪录，
在如此高的元胞密度下，SOP-8封装的30V沟槽栅功率MOSFET导通电阻仅2.7mΩ，这一性能此前仅能通过DPAK封装的大尺寸芯片实现。
随着沟道密度的进一步提升，沟槽栅功率MOSFET开始面对新的问题，
1、沟道电阻已经极低，衬底电阻成为器件电阻的重要成分，
2、随着元胞密度的提升，栅电容逐渐增大，器件开关能力退化，
3、极低的比导通电阻限制了可用的最大芯片尺寸，因为超过该尺寸后，封装电阻超过芯片电阻，成为总电阻的主要成分。
换言之，随着深亚微米工艺的开发，沟槽栅功率MOSFET进入一个新时代：
衬底电阻、栅电容和封装（而非元胞密度）成为进一步提升器件性能的关键因素。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
↓ ↓ 点击图片免费领取产品规格书 ↓ ↓ 
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
