今天这篇文章来自GeneSiC，主要内容是制备15kVSiCMOSFET。
先介绍背景，
10kV以上的超高压SiCMOSFET逐渐成为智能电网固态变压器、牵引装置、可再生能源系统等应用的关键支撑技术
针对这一需求，GeneSiC在厚度150μm、掺杂浓度4.5e14cm-3的N型外延层上制备了超高压SiCMOSFET
芯片面积分别为9mm²、16mm²和25mm²，栅氧厚度50nm，配备不同的JFET区和沟道长度设计。
部分芯片采用定制化封装，以满足高温和超高压特性测试需求。
图片来源：网络
所制备器件的实测击穿特性曲线如左图所示，BV达16.7kV
在15kV额定阻断电压下，漏电流低于200nA。
右图是仿真结果，紫色是基线设计仿真，绿色是外延层最低耐压设计仿真，（掺杂浓度增加20%，厚度增加10%）
确保最低耐压设计下，BV也能达到15kV以上。
图片来源：网络
对比25mm²SiCMOSFET（有源区面积7.4mm²）在不同JFET宽度下的第一象限和第三象限输出特性，如左图，
两种器件在25℃、175℃下的输出特性如右图
窄JFET宽度为2.5μm，宽JFET宽度为3.0μm
第一象限输出特性曲线中，窄JFET器件呈现明显的kneevoltage（膝电压蓝线起始阶段那部分非线性上升区域），宽JFET器件无此现象。
为什么会这样？
功率MOSFET器件输出曲线，低VDS范围内，器件处于线性区，电流随VDS增大而线性增大
VDS增至一定范围后，电流增长放缓，器件进入饱和区。
如果JFET区存在额外的势垒，低VDS下，电流便会被限制，出现一个明显的斜率变化，即“膝电压”
因此上图中，窄JFET器件可以观察到膝电压，宽JFET器件曲线更加平滑，无此现象。
窄JFET器件、宽JFET器件的导通电阻分别为5.2Ω、4.4Ω，Ron,sp分别为383mΩ·cm2和324mΩ·cm2
经计算，漂移区电阻约为220mΩ·cm2。
再看第三象限输出特性，窄JFET器件、宽JFET器件的Ron,sp分别为259mΩ·cm2和252mΩ·cm2，与漂移区电阻很接近，且不同JFET宽度器件的差异极小
换言之，器件正向导通电阻中，很大部分来源于JFET区电阻。
再看右图所示的常高温输出特性曲线
相比室温电阻，两种器件的高温电阻增至3倍。
图片来源：网络
JFET宽度对Ron,sp的影响如上
随着JFET宽度的增大，Ron,sp显著降低
本次研究采用的最大JFET宽度器件，测得最低Ron,sp为238mΩ·cm2，接近理论极限
另一重要结论是，15kV器件中，沟道长度变化对正向导通输出特性的影响极小，但作者未给出图证。
这与之前这篇文章的结论恰好相反（13kV器件，沟道电阻对电流密度的影响不可忽视），各位可自行对照判断。
图片来源：网络
第三象限特性曲线如上，
左图为不同沟道长度器件在室温下的第三象限特性，右图为不同VGS驱动电压、不同温度下的第三象限特性，
先看左图
随着VDS的增大，相同VDS下，长沟道器件的电流更大，表明长沟道器件的双极导通效应更加显著，
原因是更长的沟道长度带来更大的沟道电阻，于是更多电流通过体二极管（P-well和N漂移区构成的PN结）传导，双极导通模式占据的比例更大。
再看右图
先看两条绿线，分别为VGS=0V和VGS=20V时的第三象限IV曲线，
两条绿线存在一个交叉点
当电流大于交叉点时，VGS=0V时的ISD大于VGS=20V时的ISD，
为什么会这样？
因为VGS=0V时，沟道关断，源漏电流主要通过体二极管PN结，以双极导通模式传导
而当VGS=20V时，沟道完全开启，相当一部分源漏电流通过沟道传导，双极导通模式占比降低，因此相同漏压下，器件微分导通电阻更高，源漏电流更低。
再比较绿线和红线，绿线为25℃，红线为175℃，箭头向上穿过的两条是VGS=20V，箭头向下穿过的两条是VGS=0V
当VGS=20V时，随着温度的升高，ISD逐渐减小，电阻呈现正温度系数
当VGS=0V时，随着温度的升高，ISD逐渐增大，电阻呈现负温度系数
有此差异，仍然是沟道电阻占比多少所致。
之前聊超结MOSFET时，多次提过，在主要应用范围内，SiCMOSFET的沟道电阻呈负温度系数，漂移区电阻呈正温度系数，
不同VGS决定了沟道开启程度，影响沟道电阻占比，进而影响总电阻的温度系数。
图片来源：网络
转移特性曲线如上，
以1mA为判据，室温Vth为3.2V，高温Vth为1.8V，
在漏电流10nA~1μA范围内，25℃下，平均亚阈值摆幅SS为240mV/decade，
175℃下，SS降至206mV/decade。
图片来源：网络
两种沟道长度器件的饱和电流对比如上
VDS=600V时，相比基线沟道器件，长沟道器件饱和电流降低20%，
而在线性区工作条件下，两者导通电阻几乎相同
因此对15kV超高压器件，适当增加沟道长度可以在几乎不影响正向导通特性的同时，显著提升短路能力。
图片来源：网络
在175℃、VGS=20V条件下，对多只15kVSiCMOSFET器件进行高温栅偏测试
Vth先增大、后稳定，漂移量在0.3V以内。
图片来源：网络
UIS测试结果如上，峰值漏电流达到2.95A（电流密度141A/cm²）
器件单脉冲雪崩能量密度达22.1J/cm²，雪崩持续时间18.2μs
受限于高压测试设备，未能直接得到UIS测试中的漏压波形
根据电感放电波形，可推算峰值漏极电压为18.9kV。
小结：
1、制备15kVSiCMOSFET，N外延层厚度150μm、掺杂浓度4.5e14cm-3，配备不同的JFET区和沟道长度设计。
器件BV达16.7kV，在15kV额定阻断电压下，漏电流低于200nA。
2、窄JFET器件可以观察到膝电压，宽JFET器件曲线更加平滑
器件正向导通电阻，很大部分来源于JFET区电阻，换言之，15kV器件中，沟道长度变化对正向导通输出特性的影响极小
相比室温电阻，器件高温电阻增至3倍。
3、不同VGS决定了沟道开启程度，影响沟道电阻占比，进而影响总电阻的温度系数。
对15kV超高压器件，适当增加沟道长度可以在几乎不影响正向导通特性的同时，显著提升短路能力
4、60小时HTGB实验，漂移量在0.3V以内，单脉冲雪崩能量密度达22.1J/cm²，雪崩持续时间18.2μs。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
点击下方图片免费领取产品规格书
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
