上篇聊到，四十多年前，前人发现conformal coating（保形覆盖）不能实现沟槽的有效填充，于是开发出过填充+回刻的方案，
图片来源：网络
如上，沟槽栅功率MOSFET截面图，
N+和P-body被近似矩形的沟槽隔开，槽中主要填充物为深蓝色的Gate，Gate两侧及底部是荧绿色的栅介质（SiO2），
Gate上方同样被SiO2覆盖，这是为了将栅电极与源电极实现电气隔离
另一细节是Gate顶部微微向下凹陷，这是回刻工艺所致。
介绍完基本结构，接下来聊聊沟槽栅功率MOSFET量产所需的其他工艺
为了将沟槽功率MOSFET从实验室样品推向大规模生产的量产器件，必须解决一系列工艺和材料问题，
最终目标是——制造具有圆角的沟槽，生长无表面态、工作过程中不会发生热载流子充电的稳定栅氧化层
早期沟槽刻蚀在硅的<111>晶面进行，存在表面粗糙、界面态密度高、沟道迁移率低等问题
为解决此问题，当使用<100>晶向的直拉硅晶圆时，需在<110>晶向进行沟槽刻蚀
由于光刻过程中会借助平边对准晶圆，而此前的标准硅晶圆平边是在< 111 >晶面上研磨形成，不能满足要求，
因此，晶圆供应商需要提供带<110>平边的硅片，以支持沟槽功率MOSFET晶圆的光刻对准。
另一经验是——可选择条形或方形版图布局，不要选择六边形版图布局
因为沟槽刻蚀时，后者会产生多个晶面刻蚀的问题。
Si沟槽刻蚀通常采用氧化物/氮化物叠层作为硬掩模，避免光刻胶残留污染沟槽，
为避免沟槽底部出现尖角，刻蚀初期在腔室中采用定向场，通过动量传递实现高度各向异性刻蚀，如此才能使沟槽侧壁接近90度，
刻蚀过程临近结尾，降低加速场和刻蚀各向异性，以增加化学刻蚀程度，使沟槽底部尖角更加圆滑。
随后是沟槽处理工艺，此前的刻蚀会引入表面损伤和悬挂键，影响栅氧质量，因此在这步需要对这些损伤进行修复，
常用方法是牺牲氧化，即在1100℃以上的高温下生长一层SiO2，随后完全去除，
本质上是将表面带有损伤的那层Si去掉，但实际制作中要注意，高温过程是否会影响P型阱区和N+源区的掺杂分布。
多晶硅顶部氧化工艺也值得一提，
前文提到，沟槽填充并回刻后，多晶硅顶部会呈现微微向下凹陷的形状，
为确保栅极和源极之间实现彻底的电气隔离，一般会在多晶硅回刻之后，增设一步氧化工艺，使顶部的多晶硅氧化成SiO2，与后续生长的隔离介质融为一体，共同发挥栅源电气隔离之效果，
但这步氧化也会带来问题，
若氧化形成的SiO2存在缺陷，会增大栅源失效风险，
另有研究发现，顶部多晶硅氧化引起的薄膜应力会诱发短沟道效应，从而在HTRB实验中导致IDSS超限失效，虽然失效样品比例较小，但不可接受。
通过阻挡沟槽顶部拐角附近的N+注入，可以消除这种IDSS失效风险。
所有这些工艺问题都得到解决后，沟槽栅功率MOSFET终于正式出山，
考虑到其在可靠性方面的不确定性，首款商用沟槽栅功率MOSFET并未作为分立器件出售，而是用作功率模块内的部件，
在实际应用中积累了数年可靠性数据后，在1994年慕尼黑国际电子展，沟槽栅功率MOSFET终于作为商用分立器件推出
包括30V、60V的N沟道、P沟道功率MOSFET器件，元胞密度分别为1.3Mcell/cm²、1.9Mcell/cm²，
随着锂离子电池的出现，市场对低阈值电压节能负载开关的需求迅速增长，
为满足锂离子电池市场需求，业界开发出一款30V P沟道沟槽栅功率MOSFET，在VGS=2.7V（锂离子电池最低电压）条件下，器件比导通电阻为90mΩ·mm2。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
点击下方图片免费领取产品规格书
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
