今天这篇文献来自ROHM，主要内容是对SGT-MOS（ShieldedGateTrenchMOSFET，屏蔽栅沟槽MOSFET）的优化，
简单介绍SGT-MOS
图片来源：网络
如上，两种经典SGT-MOS结构，
左边是上下结构，右边是左右结构，
先说上下结构，这是SGT-MOS最常见的结构，
该结构最鲜明的特点，便是沟槽内部，又细又长的“屏蔽栅”。
屏蔽栅与控制栅，用绝缘层隔开。屏蔽栅与源极短接，这点非常关键。
SGT-MOS顶部结构，与常规沟槽MOS无异，控制栅用于控制导电沟道，不赘述。
那么，SGT-MOS中的Shielded，到底是指什么？
换言之，那条又细又长的多晶硅，到底是在“屏蔽”什么？
主要两点。
（1）屏蔽电场：
屏蔽栅位于控制栅和漏极之间，屏蔽栅/绝缘层/半导体这三者，形成类似场板的结构。
这种结构，可以调节漂移区电场分布。
连带效应是，漂移区浓度可以有所提升，以实现更低的导通电阻。
因此，相比常规沟槽MOS，相同击穿电压级别，SGT-MOS可获得更低的导通电阻。
（2）屏蔽寄生电容：
屏蔽栅接源极，大幅减小了控制栅、漏极的正对面积，可将大部分栅漏电荷，转化为栅源电荷。
于是CGD降低，Crss/Ciss降低，器件抗dV/dt能力提升。
至于上下结构和左右结构的区别，就是屏蔽栅和控制栅的位置关系，
是上下分布，还是左右分布？
体现在制造工艺上，就是屏蔽栅、控制栅以及沟槽绝缘层的形成工序有异。
最明显的差异，就是上下结构先刻蚀屏蔽栅多晶硅，左右结构先刻蚀屏蔽绝缘层。
工序差异，使得这两种结构最终形貌有明显区别。
介绍完背景，进入正文。
图片来源：网络
上图为SGT-MOS结构示意图，
相比常规沟槽MOS，该结构重要区别在于——场板电阻RS以及场板与漏极之间的电容CDS构成一个缓冲电路，增加了电流路径，
如果RS过大，会发生动态雪崩击穿，导致BV降低，
如果RS过小，会产生较大的振铃，导致较大的噪声。
换言之，需要设计最优RS，在抑制振荡和避免动态雪崩之间取得平衡。
另外，对分裂栅MOS而言，栅阻RG也存在类似问题，RG过大会使器件在高dV/dt工况下更容易发生自开启。
本文的思路，就是通过改变元胞沟槽的长度（celltrenchlength），以调整RS和RG，并通过双脉冲测试，评估调整结果。
图片来源：网络
具体拉偏方式如上，
方形芯片，栅PAD在角落，
（a）是基线方案，（b）是屏蔽栅单侧接源极，（c）是部分控制栅接源极，（d）是加长沟槽，
基线不赘述，（a）中沿AB的截面图如下，
图片来源：网络
控制栅（上电极）接栅极，屏蔽栅（下电极）接源极，与常规结构无异。
（b）的做法是，屏蔽栅在版图上与Source的短接，从两端连接改为仅单侧连接，
如此设计的目的，是通过长度L加倍，使横截面积A减半，导致总电阻RS增大为原来的4倍，以评估后续对性能的影响。
（c）的做法是，将一部分控制栅与源极短接，如此可以降低RS和QG，但会增大Rdon，
图片来源：网络
控制栅与源极短接的元胞截面图如上。
（d）的做法是，加长沟槽这块版的长度，使得寄生电阻RS和RG都变大。
通过这些方式，制作多个尺寸相同但RS、RG、QG和Rdon各不相同的芯片，再通过双脉冲测试，评估损耗。
图片来源：网络
开关测试波形如上，
从左到右，沟槽长度逐渐增大，RS逐渐增大，
波形的现象是：
（a）出现明显振铃，电压和电流波形在下降后产生高频衰减振荡，
（c）出现动态雪崩，电压波形被“钳位”，同时存在的大电流，使器件产生显著损耗。
（b）则介于二者之间，无明显振铃，无动态雪崩。
接下来要计算开关损耗，
常规计算方法，是计算电压/电流变化的主要时间（如Vds从90%下降到10%的时间），忽略后续的振荡周期，
图片来源：网络
如上，本文提出一种新方法，将振铃考虑在内，
即，将开关周期定义为直到振荡完全平息为止，计算整个时间段的能量损失。
如此，可以量化振荡期间的损耗。
图片来源：网络
结果如上，
横轴是最大电极长度，与RS成正比，
可以看到，无论控制栅还是屏蔽栅，都呈现一个开口向上的U型曲线，这意味着存在最优值RS，使得损耗最低。
最优值左侧，损耗增大，是因为RS太小，严重的振荡导致损耗增大，
最优值右侧，损耗增大，是因为RS太大，发生动态雪崩击穿，VDS钳位期间损耗显著增加。
仔细看左图，中心区域有一个例外，RS接近最优值，损耗仍然很大，
作者发现，这是一个RS接近最优值，RG很大的管芯，
为什么RG很大会导致损耗明显增加？
因为较大的RG会引发自开启（SelfTurn-on）现象，
简单来说，就是高dV/dt工况下，Crss耦合dV/dt，产生位移电流，
该电流流经栅阻，产生压降，若压降较大，会导致栅极误开启。
另外，图中的G：S，指控制栅连接栅极的比例，
比如2:1就是三分之二连栅极，三分之一连源极，
结论是，大部分情况下（尤其是沟槽较短时），增加接源极的比例（S增多）可以降低开关损耗。
当然，增加控制栅接源极比例会使得导通电阻增大，这一点不可忽视。
换言之，增加控制栅接源极比例，使导通损耗增大，开关损耗降低，
图片来源：网络
根据不同应用场景，最优权衡有所不同，如上，
RG较小时，常规结构总损耗较低，因其强驱动特点，常规结构在导通损耗上的优势更大。
RG较大时，一半控制栅接源极结构总损耗较低，因其弱驱动特点，特殊结构在开关损耗上的优势更大。
小结：
1、SGT-MOS两种类型，上下型和左右型，特点是——屏蔽栅与源极短接，作用有二，屏蔽电场和屏蔽寄生电容，
2、SGT-MOS的设计要点，通过优化场板电阻RS，在抑制振荡和避免动态雪崩之间取得平衡，另外RG过大会使器件在高dV/dt工况下更容易发生自开启。
3、通过调整沟槽版图长度、改变控制栅接源极比例，以调整RS和RG，观察各种管芯损耗大小。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
点击下方图片免费领取产品规格书
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
