平面/沟槽SiC MOSFET短路特性对比

今天这篇文献来自筑波大学和AIST

图片来源：网络

两种器件如上图，

均为SiC MOSFET，区别在于，图（a）是沟槽型（TMOS），图（b）是平面型（DMOS），TMOS的沟道位于（1-100）晶面（m面），DMOS的沟道位于（0001）晶面（Si面），

这里的TMOS，是接地双掩埋结构，栅槽底部有屏蔽区，P阱下方也设深屏蔽区，

今天这篇了解这种结构的短路特性，具体来说，研究TMOS和DMOS在单次、多次短路测试后，损伤情况。

图片来源：网络

两种器件的基本电性能如上图，

TMOS的栅氧厚度80nm，DMOS的栅氧厚度50nm，

TMOS的比导通电阻3.2mΩ·cm²，DMOS的比导通电阻6.5mΩ·cm²，差一倍，短路测试条件，母线电压800V，栅脉冲时间设为器件短路耐量的90%，外接47Ω的栅阻，以限制dI/dt，防止高漏压导致的雪崩失效，另外，由于两种器件的栅氧厚度不同，作者对其使用不同的V_GS，以确保两种器件的栅氧电场大概是4MV/cm，这块俺没搞懂，咋确保电场正好是4MV/cm？

也许作者先估算出两种器件各自需要的V_GS值，但没给出计算方法，

图片来源：网络

两种器件的短路测试结果如上，TMOS的短路耐量2.4μs，DMOS的短路耐量2.9us,短路期间，TMOS的峰值I_G达5mA，DMOS的峰值I_G达1.9mA，归一化处理后，前者的峰值I_G仍然明显大于后者，

图片来源：网络

短路测试前，测出I_G-E_ox曲线，如上，可以看到，在更低的栅氧电场下，TMOS便开始出现隧穿电流，

为什么会这样？作者的解释是，相比氮化处理的Si面（DMOS），氮化处理的m面（TMOS），SiC/SiO₂界面处的导带能量差ΔE_c更小（氮化指栅氧退火，一般用NO），而ΔE_c影响电子通过界面的难易程度，因此TMOS更易出现栅极漏电流

图片来源：网络

短路工况下的温度分布如上，两种器件，峰值温度均超过1400K，

对两种器件，短路前后的击穿、输出，以及J_D-V_GS曲线进行测试，

前两者，短路前后几乎没有变化，

J_D-V_GS曲线如下，

图片来源：网络

左边是TMOS，右边是DMOS，

TMOS的J_D-V_GS曲线，短路前后几乎不变，

DMOS的J_D-V_GS曲线，短路后，出现明显正向漂移，这意味着V_th变大，

若以J_D= 1.0×10^-6A为标准，ΔV_th^up= 0.1V，ΔV_th^down= 0.08V，

为什么会这样？

Si MOSFET中，J_D-V_GS曲线的不稳定性，源自接近Si/SiO₂界面的陷阱（NIT），且已有文献表明，相比沟槽型SiC MOSFET，平面型SiC MOSFET的NIT密度更大，因此，作者推测，DMOS的J_D-V_GS曲线出现正向漂移，TMOS的J_D-V_GS曲线不变，原因是平面MOS更高的NIT。

随后，对两种器件进行连续50次短路应力测试，记录实验前后波形，

包括I_G-E_ox、J_D-V_GS、击穿和输出曲线，

TMOS的四种曲线都没有明显变化，

DMOS的J_D-V_GS曲线，短路后，出现明显正向漂移，

其余三种曲线，无明显变化。

小结：

1、研究SiC TMOS、SiC DMOS在单次、多次短路应力测试前后的电性能变化，TMOS是接地双掩埋结构。

2、虽然短路期间，TMOS出现了更高的峰值栅电流，但，短路前后，击穿、输出、I_G-E_ox和J_D-V_GS曲线都没有退化，

3、DMOS的峰值栅电流更低，但J_D-V_GS曲线出现正向漂移，V_th有0.1V的增大，认为是平面MOS更高NIT导致。

如您对我们的产品感兴趣，欢迎联系

我们将为您提供高效、贴心的解决方案！

咨询电话：135  1009  9916（微信同号）

点击下方图片免费领取产品规格书   

     




想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！