不仅外行，连很多业内人士也并未理解此间差异，具体来说，半导体是一种材料，晶圆是将半导体材料打磨成规定大小形状厚度的产物，芯片指晶圆上的某一管芯，集成电路是芯片的一种，逐条分析：
1、晶圆
先说半导体和晶圆，各位聚餐时，见过那种大圆盘吧？
这玩意放在桌面，饭菜置于其上，转动圆盘，方便各个位置的人夹菜。
圆盘的材料是什么？是玻璃，将玻璃按照规定大小、厚度、形状打磨，产物即为圆盘，同样，如果以半导体为材料，按照规定大小（4/6/8/12英寸）、厚度（XX微米）及形状（圆形）打磨，产物即为晶圆。
2、半导体
那么，作为晶圆的物理载体，半导体是一种怎样的材料？
这就不得不提到，从导电性的角度，对材料的区分——绝缘体、半导体和导体，为什么有些材料的导电能力如此优异，有些材料却对电流深恶痛绝？更有些材料，可以在二者之间切换，对电流，有时来者不拒，有时大门紧闭？
从物理学家玻尔说起，1911年，哥本哈根大学的博士毕业名单中，出现了尼尔斯·玻尔（NielsBohr）的名字，玻尔的博士论文，名为《StudiesontheElectronTheoryofMetals》，研究对象，是当时尚不成熟的电子理论。
此后数年，玻尔远赴英国，在剑桥和曼彻斯特留下足迹。这段经历使玻尔了解到当时的两种原子模型：汤姆逊的“葡萄干布丁模型”，卢瑟福的“原子行星模型”，前者认为，原子是一个带正电的“均匀球体”，带负电的电子镶嵌其中，整体呈电中性，电子在原子中的分布，类似分散嵌于布丁各处的葡萄干，故称“葡萄干布丁模型”。
后者认为，原子中心存在一个直径极小但质量极大的带正电原子核，电子绕核运动，电子在原子中的分布，类似行星围绕太阳，故称“原子行星模型”。两者均不够完善，诸多现象无法得到合理解释。
玻尔创造性地将量子理论运用于卢瑟福模型，构建出原子模型发展史上的第三种重要模型——玻尔模型
如上图，从左到右，依次为“葡萄干布丁模型”、“原子行星模型”、“玻尔模型”以及后来的“电子云模型”。
对后来的芯片领域而言，玻尔模型的关键在于——明确了原子最外层电子的运动特点，提出每种元素的化学性质，很大程度上取决于外层电子的数量，这至关重要。
当时发现的最佳导体材料，最外层轨道只有一个电子，最佳绝缘体材料，最外层轨道具有八个电子，基于这一原子理论，物理学家可以预测哪些材料是良好的导体，哪些材料是良好的绝缘体，即：容易释放外层电子的物质，属于导体，不容易释放外层电子的物质，属于绝缘体，
理论上，任何材料的导电性，都由其最外层电子数决定。当时不能看到原子，基于量子理论的玻尔模型，只是一种猜想，但，已有实验证明了某些材料的电导率，人们可以通过这些数据，检验模型的准确性，结果完全吻合。
一般来说，外层电子数不超过三个的元素，构成导体，而拥有五个或更多外层电子的元素，构成绝缘体，而构成半导体的元素，处于二者之间——Si、Ge等元素，最外层轨道具有四个电子，这正是半导体材料能够在导体和绝缘体之间切换的关键。
通过名为“掺杂”（doping）的方式，可以改变半导体材料的电学特性，纯硅材料，每个硅原子与4个相邻硅原子共用4个外层电子，外层电子被牢牢锁定，若在硅材料中掺杂少量具有5个外层电子的砷，4个电子与硅原子配对，多出的1个电子，便可自由移动，掺入一定数量砷原子，产生足够多的自由电子，原本不导电的半导体材料，便可以起到导电作用。
反之，若在硅材料中掺杂少量具有3个外层电子的硼，3个电子与硅原子配对，仍缺1个电子，本该拥有电子的那个位置，成为“空穴”，“空穴”的移动，亦可产生电流。
简言之，导体材料，外层电子数不超过三个，绝缘体材料，外层电子数不少于五个，半导体材料，外层电子数四个，可通过掺杂的方式，改变材料的电学特性。
3、集成电路和芯片
理解半导体和晶圆，接下来，说说集成电路（IntegratedCircuit）和芯片（Chip）。我们常常将二者视为等价概念，其实并不准确，先给出结论——芯片，是宽泛的概念，代指半导体器件，而半导体器件，可分为两类：
1、集成电路器件，IntegratedCircuitDevice，
2、分立器件，DiscreteDevice，
分立器件于1947年发明，集成电路于1958年诞生，二者有何区别？
答：分立器件，一颗芯片上，只有一种电子元件（晶体管、二极管等），功能单一，集成电路，一颗芯片上，集成不同类型的电子元件（晶体管、电阻、电容等），构成一个复杂的电路系统。
Si、Ge、SiC等半导体材料，均可用于制备晶体管、二极管等分立器件，以分立器件的典型——功率MOSFET（场效应晶体管）为例，解释其中逻辑，仍然从材料视角理解该结构：
从导电性角度，将材料分为三种——绝缘体、半导体和导体，这张图里，自下而上，N+衬底、N-外延层、P阱、N+区均为半导体材料，栅极、源极和漏极为导体材料，包裹栅极的那一圈白色区域，为绝缘体材料，我们说，芯片的本质，就是以绝缘体、半导体和导体为基本部件的搭积木游戏，原因正在于此，初学者不必为眼花缭乱的术语所迷惑，“N+衬底”、“P阱”之类的名词，不过是描述该区域半导体材料某些特征之考虑，基于第一性原理，拿到一个器件结构图，首先应该判断，每一区域的材料属性，具体到半导体材料，借助上述名为“掺杂”的方式，可以制造出不同掺杂浓度的区域，比如N+衬底、N-外延，这里的+、-分别代表重掺杂、轻掺杂（掺杂浓度之高低）。
接下来这段，是更加细节、更加专业的知识，如果各位对芯片领域较为熟悉，可以仔细阅读，如果不是专业人士，可以跳过。
功率MOSFET的本质是什么？
顶部并联的元胞+底部串联的漂移区和衬底，功率MOSFET的有源区，并非单一的晶体管，而是由成千上万个完全相同的、微小的晶体管单元紧密排列，再通过并联连接而成。
多数截面图只给出单元胞结构，不容易想象整个有源区的情形，对初学者尤其不利。
上图给出两个相邻元胞紧密排列的情形，可以看到，每个元胞都有独属于自己的沟道、栅介质和欧姆接触区，电流从源极流入，分散流经所有并联的元胞沟道，再汇合流向漏极，并联的元胞越多，器件能承受的总电流（额定电流）就越大，并联的元胞越多，器件整体的沟道电阻越低，
各位可以想象上面这张图，元胞往左右两边无限延伸，大概就是那样的情形。在并联元胞层下方，是一个相对较厚的低掺杂半导体层，称为漂移区。
漂移区的关键作用，是在关断状态下，承担施加在漏极之上的高电压，其厚度和掺杂浓度决定了器件的击穿电压。
而漂移区，正是通过外延方式，生长于衬底之上。然而，上述所有绝缘体、半导体和导体材料构成的整体，称之为MOSFET（晶体管的一种），
如果我们想制备集成电路器件，就必须在同一片晶圆上，制备电阻、电容、电感等元件，如何做到这一点？
早在1958年，人们已知道，通过掺杂，可以用Si材料制造二极管和晶体管，另外几种常用元件，包括碳粉黏结而成的电阻（碳材料），金属陶瓷电容（金属、陶瓷材料），以及铜线绕制的螺旋线圈电感（铜材料）。
想要制备集成电路器件，就必须用Si材料制备电阻、电容、电感。
纯净的Si不适合作为电阻器，因其几乎等于绝缘体，会阻断所有电流，通过改变掺杂杂质的多少or硅材料的形状，可以控制Si的导电性，实现不同阻值。
利用PN结特性，可以用Si材料制造电容，施加反向电压阻断电流，一侧为正电荷，一侧为负电荷，恰好作为电容的正负极板。
至于电感，只需将电阻很小的Si材料加工成螺旋状，便能做出电感线圈。
当年的行业先驱，正是通过这种方式，将不同类型的元件，集成在一块硅片上，集成电路器件，由此发明。
4、芯片和晶圆
最后，说说芯片和晶圆，这也是经常混淆的概念。
这张图，虽然很糊，但恰好用红色标记圈出了我想说明的区域，各位勉强看之，可以看到，红圈之内，是一方形、白色区域，通常所说的“芯片”，即为这样一个个方形区域，器件设计领域称之为管芯。
当然，不同领域有不同称谓，除了“管芯”，“die”、“晶粒”等名词，也是指这一物体。
示意图看得更加清晰，制造流程即将结束时，会沿着划片道（图中红色的横纵线条），将晶圆切分为诸多方形管芯，即为图中的橙色方形区域，
而一颗管芯的大小，即为通常所说的“芯片面积”，面积越大，可以承载的电流密度越大，千百管芯，构成晶圆之主体，而一片晶圆可以生产多少管芯，取决于管芯面积的大小，以及生产良率。
小结
1、以半导体为材料，按照规定大小（4/6/8/12英寸）、厚度（XX微米）及形状（圆形）打磨，产物即为晶圆，
2、从导电性角度，将所有材料分为三种：导体、半导体和绝缘体，
导体材料：外层电子数不超过三个；
绝缘体材料：外层电子数不少于五个；
半导体材料：外层电子数四个，可通过掺杂的方式，改变材料的电学特性。
3、芯片，是宽泛的概念，代指半导体器件，而半导体器件，可分为两类：
1、集成电路器件，IntegratedCircuitDevice，
2、分立器件，DiscreteDevice，
分立器件，一颗芯片上，只有一种电子元件（晶体管、二极管等），功能单一，集成电路，一颗芯片上，集成不同类型的电子元件（晶体管、电阻、电容等），构成一个复杂的电路系统。
3、通常所说的“芯片”，是一个个方形区域，器件设计领域称之为管芯（又名die、晶粒）。千百管芯，构成晶圆之主体，而一片晶圆可以生产多少管芯，取决于管芯面积的大小，以及生产良率。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
↓ ↓ 点击图片免费领取产品规格书 ↓ ↓ 
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
