摘要：
SiC MOSFET以其开关速度快、开关损耗小、热导率高等特点逐渐成为高功率密度电力电子应用场合的新宠，但是较快的开关速度导致器件开关应力以及振荡严重。提出了一种基于动态栅电阻的SiC MOSFET驱动电路，其可以动态地通过调整栅极电阻来优化SiC MOSFET的开关特性，有效地解决了传统驱动电路不能兼顾损耗与开关应力的缺点。最后，利用1200V/300ASiC MOSFET（Cree）通过双脉冲实验证明了动态栅电阻驱动电路对优化开关特性具有明显优势。
电力电子应用的主要趋势是更高的功率密度、更高的效率和可靠性。因此，功率器件应该以较低损耗工作在较高的频率和温度下。而SiC作为新型半导体材料，其禁带宽度约为Si的3倍，且具有击穿电场强度高、热导率高和饱和电子漂移速度高等特点，一经诞生就引起了人们广泛的关注。碳化硅金属氧化物场效应晶体管（siliconcarbidemetal-oxidesemiconductorfieldeffecttransistor，SiC MOSFET）作为一项成熟的产品，与同等级的硅绝缘栅双极型晶体管（siliconinsulatedgatebipolartransistor，SiIGBT）相比，其不存在拖尾电流，可以工作在更高的开关频率和环境温度，已被用于不同的应用领域，如开关电源、电动汽车、新能源发电和轨道交通等。
由于SiC MOSFET的开关特性好，对其进行研究成为电力电子行业的热点。但是随着SiC MOSFET开关速度的增加，开关损耗增加，同时也会出现由于较大的di/dt引起的电流与电压过冲现象。因此，为了更好地发挥SiC MOSFET开关速度快的优势，有必要在设计驱动电路时克服传统驱动所存在的问题，以便后续进一步优化器件的性能和可靠性。
近几年，各公司均推出了商业化生产的SiC MOSFET，很多学者对SiC器件的应用做了大量研究。一方面，可以通过优化印刷电路板布局来减小杂散电感。另一方面，也可以通过增加栅极电阻的大小解决上述提出的问题，但是开关效率会受到影响。加入缓冲电路也是解决方法之一，但附加的元件，例如电感或电容，会增加损耗并降低功率转换器的效率。此外，解决开关问题和提高SiC器件性能的方法都集中在栅极驱动器电路的设计上。
在此基础上，本文提出了一种动态栅电阻驱动电路，在SiC MOSFET开关的不同阶段，通过切换不同栅极电阻来优化其开关特性。动态栅电阻驱动克服了传统驱动不能兼顾开关速度和di/dt引起的电流与电压尖峰的缺点，从而优化了整个开关过程。
1、SiC MOSFET开关过程分析
对于SiC MOSFET驱动电路设计，其开通与关断2个过程是设计关注的重点。以图1中的SiC MOSFET典型的开关过程为例进行分析，其中开通和关断过程各自可以分为4个阶段。
1.1开通过程
阶段1（t0—t1）：在栅源极电压Ugs上升到阈值电压Uth之前，漏极电流Id和漏源极电压Uds均不发生变化，这段区间称为开通延迟时间阶段。
阶段2（t1—t2）：当Ugs＞Uth时，SiC MOSFET沟道被打开。漏极电流Id从零开始增大，t2时刻Id达到最大值。由于功率回路中寄生电感的存在，变化的电流会在寄生电感上产生压降，这使得SiC MOSFET两端电压小于母线电压。在此阶段，电流斜率可以近似表示为
阶段3（t2—t3）：从t2时刻开始，Uds开始下降，产生密勒电容效应，Ugs停止上升而出现平台，直到Uds下降到通态压降时，该阶段结束。在此阶段，电压Uds的变化斜率为
阶段4（t3—t4）：该阶段为过驱动状态，SiC MOSFET已经完全开通，Uds和Id不再发生变化，栅源极电压Ugs在t4时刻升至给定正向驱动电压值Ug。
根据式（1）~式（3）可知，通过不同的驱动电阻Rg，on值控制电流与电压的变化斜率。
1.2关断过程
SiC MOSFET的关断过程相比于开通是一个相反的过程。
阶段5（t5—t6）：该阶段Ugs下降，但是未降至UMiller，Id和Uds保持不变。
阶段6（t6—t7）：当Ugs下降到UMiller时，此时Ugs维持密勒平台电压UMiller不变，Uds升高。由于Ugs不变，因此Uds变化速率不变。在此阶段，Uds斜率近似表示为
阶段7（t7—t8）：该阶段随着Ugs由UMiller继续下降，Id也开始下降，由于电路中寄生电感的存在，变化的电流会在寄生电感上产生压降，引起Uds继续上升，超出母线电压。该阶段与开通时阶段2类似，当Ugs下降至Uth以下时，SiC MOSFET完全关断，该阶段结束。在此阶段，Id斜率可近似为
阶段8（t8—t9）：该阶段Ugs由SiC MOSFET的阈值电压Uth逐渐降至负向关断电压。
根据式（4）~式（6）可知，通过不同的驱动电阻Rg，off控制关断时的电流与电压的变化斜率。
2、驱动电路设计
鉴于传统驱动电路的不足以及对SiC MOSFET开关过程的详细分析，本文提出了一种基于动态栅电阻的驱动电路，结构示意图如图2所示。本文提出的动态栅电阻驱动电路主要由1个控制器（FPGA）、2个缓冲器单元、4个MOS管及4个栅极电阻组成。其中设置RG，on1＜RG，on2，RG，off1＜RG，off2。MOS管在整个驱动电路中主要起开关作用，通过切换MOS管来接入不同的栅极电阻；而缓冲器单元是来推动MOS管工作的。控制器FPGA则是为驱动电路提供控制逻辑的。
开通电压为+20V，关断电压为-5V。在SiC MOSFET开关过程中，通过控制4个不同的驱动电阻组合，进而实现优化的开关特性。
具体的方案如下：
在开通过程中，当开通的PWM信号到来时，Q1和Q2全部开通，RG，on1和RG，on2并联，相当于20V通过一个极小的栅极电阻对SiC MOSFET的栅极电容充电，栅极电压迅速上升，这大大地缩短了门极充电延迟时间；在阶段2时，控制Q1开通，Q2关断，使20V通过较大阻值的驱动电阻RG，on2为SiC MOSFET栅极继续充电，由式（1）可知，漏极电流斜率dId/dt将会减小，从而开通时刻的电流过冲现象可以被有效抑制。在阶段3时，FPGA控制Q1关断，Q2开通，较小阻值的电阻RG，on1被接入，根据式（2）可知，Uds快速下降，使得开通损耗相应减小。在阶段4中，Q1和Q2再次全部开通，SiC MOSFET栅极被快速冲至20V，开通过程完成。
同理，在关断时，当关断PWM信号到来时，FPGA首先控制Q3和Q4全部开通，RG，off1和RG，off2并联，相当于-5V通过一个极小的栅极电阻对SiC MOSFET的栅极电容放电，此过程大大地减小了栅极放电延迟时间；在阶段6中，控制Q3开通，Q2关断，-5V通过RG，off1对SiC MOSFET栅极进行放电，进行Uds以较快斜率上升，阶段7时，控制Q3关断，Q2开通，较大阻值电阻RG，off2接入导致电流关断速率变缓，从而关断过压现象得到抑制。
综上所述，本文提出的多等级动态栅驱动电路通过在不同的阶段使用不同的驱动电阻，能大大减小SiC MOSFET过冲尖峰，弥补了传统驱动电路不能兼顾开关速率与过冲尖峰的不足。
3、驱动实验与分析
为了验证所设计的动态栅驱动电路的可行性，本节利用双脉冲测试平台进行双脉冲实验。如图3所示，双脉冲实验平台由直流母线电压Udc，1200V/300ASiC MOSFET（Cree）以及负载电感L等组成。实验中上管只有续流二极管在起作用，因此上管施加负向关断电压。下管为测试的对象，因此对下管的栅极施加双脉冲信号，从而获取开关过程中SiC MOSFET的开关特性。
图4为传统驱动电路与多等级动态栅电阻驱动电路测试下SiCMOSFE的开通波形。其中图4a与图4b分别为传统驱动电路下Rg=10Ω和Rg=20Ω的开通波形，图4c为多等级栅电阻驱动电路开通波形。在传统驱动电路中，随着栅极驱动电阻的增大，开通电流过冲减小而开通时间却被增大。图5给出了传统驱动电路与等级动态栅电阻驱动电路的开通波形参数对比，可以看出，多等级栅电阻驱动电路很好地兼顾了开通电流过冲和开通时间，有效抑制了电流尖峰，同时也缩短了开通时间。
图6为传统驱动电路与多等级动态栅电阻驱动电路测试下SiCMOSFE的关断波形。其中图6a与图6b为传统驱动电路下Rg=5Ω和Rg=10Ω的关断波形，图6c为多等级栅电阻驱动电路关断波形。在传统驱动电路中，随着栅极驱动电阻的增大，关断过压减小而关断时间增大。
图7给出了传统驱动电路与等级动态栅电阻驱动电路的关断波形参数对比，可以看出，多等级栅电阻驱动电路很好地兼顾了关断过压和关断时间，有效抑制了关断过压，同时也减小了关断时间。
4、结论
本文提出了一种基于动态栅电阻的SiC MOSFET驱动电路，通过在开关不同阶段使用不同的栅极电阻控制dI/dt与dUds/dt，进而优化SiC MOSFET的开关特性。实验结果表明，新方法能够有效减小开关时间，降低电流与电压尖峰，证实了与传统驱动电路相比的可行性，为充分发挥SiC MOSFET的高频应用等特性提供了可靠保障。
如您对我们的产品感兴趣，欢迎联系
我们将为您提供高效、贴心的解决方案！
咨询电话：135 1009 9916（微信同号）
↓ ↓ 点击图片免费领取产品规格书 ↓ ↓ 
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
