SiCMOSFET的米勒效应对半桥结构中的寄生导通（或称误导通）影响极为显著，是高频、高密度电源设计中的核心挑战之一。
下面我将详细阐述其机理、影响因素及抑制措施。
一、核心机理：米勒电容“打通”半桥桥臂
1.关键角色：米勒电容Cgd
SiCMOSFET的寄生电容中，栅漏电容Cgd（即米勒电容）是导致寄生导通的“元凶”。
在开关过程中，Cgd会作为反馈路径，将漏极电压的变化耦合到栅极。
2.半桥电路的“危险时刻”
考虑一个由上下管（Q1,Q2）构成的半桥电路：
当上管Q1关断，下管Q2开通时，半桥中点（开关节点）的电压Vsw从高电平（如母线电压Vdc）快速下降到0V。
这个急剧的电压变化（高dv/dt）会通过下管Q2的Cgd产生一个位移电流i_miller。
位移电流公式：
i_miller=Cgd*dv/dt
这个i_miller的流动路径是：从开关节点→通过Cgd→流入栅极驱动回路。
3.寄生导通的产生
电流在路径上遇到阻抗：i_miller流经的路径上存在栅极电阻Rg和栅极驱动器的内阻。
产生电压尖峰：根据欧姆定律，这个电流会在栅极电阻上产生一个电压尖峰：V_gs_spike=i_miller*Rg。
触发导通：如果这个V_gs_spike叠加在关断状态的栅源电压Vgs(off)（通常为0V或负压）上，使得总电压超过了SiCMOSFET的阈值电压Vth，器件就会被瞬间误导通。
这个过程可以直观地理解为：下管Q2的漏极电压变化，通过其自身的米勒电容Cgd，“自己把自己给打开了”。
二、寄生导通的严重后果
1.桥臂直通：上下管同时导通，形成从母线正极到负极的低阻抗路径，产生极大的瞬时短路电流。
2.效率急剧下降：直通电流不流向负载，直接转化为热量，导致系统效率降低。
3.器件过应力与损坏：巨大的直通电流和由此产生的热应力可能直接导致SiCMOSFET烧毁。
4.电磁干扰：直通事件伴随着极高的di/dt，会产生严重的电磁干扰。
三、影响因素分析
1.开关速度dv/dt：
SiCMOSFET的本征开关速度极快，dv/dt可达几十甚至上百V/ns。
dv/dt越高，产生的i_miller越大，寄生导通风险急剧增加。这是SiC比硅基IGBT面临更严重米勒问题的根本原因。
2.米勒电容Cgd：
器件本身的特性。Cgd越大，耦合的位移电流越大。
3.栅极回路阻抗Rg：
包括外置栅极电阻和驱动器内阻。Rg越大，相同的i_miller产生的栅极电压尖峰V_gs_spike就越高。
4.栅极关断电压Vgs(off)：
如果关断电压为0V，那么一个很小的电压尖峰就可能超过Vth。使用负压关断（如-3V到-5V）可以提供一个安全的裕量。
5.阈值电压Vth：
SiCMOSFET的Vth通常较低（2-4V），且具有负温度系数（温度升高，Vth下降）。这使得它在高温工作时更容易发生寄生导通。
四、抑制措施与解决方案
1.优化栅极驱动设计（最有效、最常用的方法）
- 将关断电压设置为负值（如Vgs(off)=-3Vto-5V）。这为米勒电流产生的正电压尖峰提供了充足的裕量，是抑制寄生导通的首选方案。
- 减小关断路径的栅极电阻Rg_off。一个更低的Rg_off可以为i_miller提供一条低阻抗的泄放路径，使其更快地回流到驱动芯片，而不是在栅极电阻上buildup电压。
- 使用强大的、低内阻的栅极驱动芯片。
- 许多先进的栅极驱动IC集成了此功能。
- 原理：当检测到栅极电压超过一个设定的钳位阈值（如2V）时，驱动芯片内部会开启一个强大的MOSFET，将栅极迅速下拉到地或负压，从而“吸走”米勒电流。
- 这是一种非常快速和有效的硬件解决方案。
采用负压关断：
降低栅极回路阻抗：
使用有源米勒钳位：
2.优化PCB布局与结构
- 驱动回路（驱动芯片输出→Rg→栅极→源极→驱动地）必须做到极短且环路面积最小。
- 寄生电感Lg会与栅极电阻和电容产生谐振，加剧栅极振荡，可能使电压尖峰更高。使用紧密的布局、多层板和有地平面的设计。
- 使用独立的、低感抗的源极引脚（功率源极和驱动源极分离）作为驱动信号的返回路径。这可以将功率回路中大电流产生的噪声与敏感的栅极驱动回路隔离开，防止地线噪声抬升参考地电位。
最小化栅极回路寄生电感Lg：
采用开尔文连接源极：
3.器件选型与系统调整
- 这是一种“以慢制快”的无奈之举。并联一个较小的电容（如100pF~1nF）可以降低栅极阻抗，分担部分米勒电流，从而减小电压尖峰。
选择Vth更高或Cgd更小的器件：在项目初期选型时，可以优先考虑这些对米勒效应不敏感的型号。
适当增加死区时间：虽然不能阻止寄生导通本身，但可以确保在发生寄生导通时，另一只管子已经完全关断，避免直通，作为一种系统级的保护。
在栅源间并联电容Cgs：
总结
SiCMOSFET的米勒效应通过在高dv/dt下产生位移电流，在栅极电阻上形成电压尖峰，从而在半桥电路中引发危险的寄生导通。
解决此问题的核心思路是“疏”和“堵”：
“疏”：降低栅极回路阻抗（减小Rg_off），为米勒电流提供低阻抗泄放路径。
“堵”：使用负压关断和有源米勒钳位，提高栅极电压的耐受门槛。
最终，一个成功的设计必须将优化的栅极驱动设计与极致的PCB布局相结合，才能充分发挥SiCMOSFET的高频高性能优势，同时确保其工作的安全与可靠。
如果您有样品申请或者技术支持等需求
我们将为您提供高效、贴心的解决方案！
欢迎电话咨询：135 1009 9916（微信同号）
↓ ↓ 点击图片免费领取产品规格书 ↓ ↓
想深入了解碳化硅功率器件产品知识？点击→「碳化硅（SiC）课堂」获取详情！
