碳化硅SiC(siliconcarbide)开关器件具有更快的开关速度与更高的作频率，被广泛应用于DC／DC变流器．但是SiC器件的高3-作频率会产生强烈的电磁辐射干扰，为了优化DC／DC变流器内部结构，实现更高的功率密度，提出一种SiCDC／DC变换器电磁辐射干扰的优化方法。文中首先分析了变流器的电磁辐射干扰源特性，根据DC／DC电路扑拓结构建立了空间电磁辐射模型，然后基于电磁辐射模型和模拟退火算法，对DC／DC变换器元件布局进行低电磁辐射优化，优化后的布局方案减少了60.2％的高频导线长度。最后，进行三维有限元仿真分析进行验证，所提出方法能优化SiCDC／DC变换电路布局，将敏感电路上产生的电场强度降低两个数量级。
半导体器件作为电力电子设备的核心，一直在朝着高频、高功率密度的方向发展。如今，硅Si(silicon)半导体器件发展得十分成熟，但由于本身材料的原因，发展空间已经比较有限『24]。碳化硅SiC(siliconcarbide)半导体相比于传统硅基半导体，具有更高的开关频率和T作温度，并由于阻断电压高、通态电阻低、开关损耗小的特点被应用于DC—DC变换器。
SiCDC—DC变换器的高功率密度会引起严重的电磁辐射干扰问题，对变换器的可靠性与安全性产生影响。传统的电磁兼容优化需要搭建样机并以实验数据作为导向，凭借设计者的经验进行优化。为了缩短研发周期．需要在设计时就能对DC／DC变换器的电磁辐射干扰进行优化。
目前国内外学者对DC／DC变换器的电磁辐射十扰进行了研究，文献[81]基于集成电路某一近场平面的扫描数据为基础，通过正则化技术、截断奇异值分解法和最小二乘法建立偶极矩模型等效集成电路的十扰源，从而预测空间远近场的电磁辐射十扰。文献[9—11]以偶极子天线理论建立了DC／DC变换器的电磁辐射干扰模型，并研究了屏蔽体对电磁辐射干扰的抑制效果。文献[12—13]给出了BUCK变换器与BOOST变换器高频回路的电磁辐射十扰模型，并提出接地与添加屏蔽体的优化方法。文献[14]通过3维模型仿真的方法计算了DC／DC变换器的近场电磁辐射特性，并根据仿真结果，提出优化措施。
总的来说，现有的研究主要侧重于电磁辐射十扰的建模与抑制两个部分。在建模过程中，电路导线经常被等效为一条直线，当距离干扰源较近时，会忽略导线宽度带来的影响，造成误差。电磁辐射干扰的抑制研究主要基于添加屏蔽体，缺乏对于电路布局进行优化。针对上述问题，本文对SiCDC／DC变换器的电磁辐射干扰进行研究，分析电磁辐射干扰源特性，建立电磁辐射干扰模型，基于模拟退火算法对元器件布局进行优化，最后进行仿真验证。
1DC/DC变换器电磁辐射干扰源分析
一种BUCK型SiCDC／DC变换器的拓扑结构如图1所示。Vi为输入电源，Q为SiCMOSFET，D为二极管，L为电感，C为滤波电容，R为负载电阻。
基于SPICE模型，建立电路级仿真电路。SPICE模型可以准确模拟SiCMOSFET的静态特性与动态特性，获取接近实测值的电路波形。SiCMOS—FET选择英飞凌公司的IPP65R190C7，其余电路参数如表1所示。
仿真结果如图2所示，图中为SiCMOSFET的漏极支路电流。SiCMOSFET相比于传统Si功率器件具有更短的开断时间，所以会在开断过程中产生更高的dv／dt和di／dt。由于SiC功率器件中存在寄生电感与寄生电容，在高dv／dt和di／dt的激励下．会形成电流尖峰与高频的电流振荡，并流过器件与续流回路，在电路中产生高频谐波，电流频谱如图3所示。凶此．SiCDC—DC变换器的导线中存在高频的时变电流，会在周围空间中产生强烈的电磁辐射干扰。
2、电磁辐射模型
DC—DC电路板采用双面布线模式，选择底层作为接地层，顶层进行电源布线，导线结构如图4所示。图4中电源线可以拆分为若干矩形导线，编号为S1～S9。因此，本文首先建立矩形导线的电磁辐射模型，再根据冈4所示位置关系进行组合，即可以得到DC—DC电路的电磁辐射干扰。
2.1、矩形导线电磁辐射模型
如图5建立三维坐标系，矩形导线长度为L1，宽度为L2，坐标原点位于矩形中心点。由于PCB上的铺铜导线厚度极薄，且由于趋肤效应，认为矩形导线为没有厚度的平面导线．并带有面电流，面电流密度为J。P为空间中的一点，坐标为(x，y，z)。Ex、Ey、Ez分别为P点在x、Y、z方向上的电场强度。
导线巾流动的周期时变电流，可以进行傅里叶分解，分解为各次的正弦分量进行分析后再进行叠加。因此，对于正弦电磁场，满足达朗贝尔方程的复数形式，即
2.2、DC-DC变换器电磁辐射模型
南图4可知，DC—DC变换器南9个矩形导体组成，P点处的电磁辐射干扰南这9个矩形导体上的时变电流在该点上引起的电磁辐射叠加得到，如式(9)和式(10)所示，即
上述模型通过电磁场理论得到了DC—DC变换器顶层导线上时变电流引起的电磁辐射，但是忽略了PCB接地底层带来的影响。不能得到准确的电磁辐射干扰，为了提高模型精度，使用镜像法对上述模型进行改进。如图6所示，在接地平面上方h距离处存在一个电流时，可以在接地平面下方h距离处放置一个方向相反、大小相等的镜像电流，然后去掉接地平面，两种情7兑下的空问电磁场是等效的。
因此，在电磁辐射模型中引入镜像电流．如式(11)和式(12)，可以量化PCB底层接地对周围空间内的电磁辐射所带来的影响，即
3、DC-DC变换器电磁辐射优化
DC—DC变换器中导线上带有的高频时变电流会在空问中产生电磁辐射十扰，除了时变电流的特性之外，电磁辐射干扰还与导线的走向与布局有很大联系，通过改变元器件的位置，调整导线的布局走向可以达到优化电磁辐射干扰的效果。本文采取模拟退火算法对DC—DC变换器的元器件布局进行优化，降低DC—DC变换器的电磁辐射干扰。模拟退火算法是根据物理中同体退火过程与组合优化问题之间的相似性所提m的一种概率型演算法，可以在一个较大的搜索空问巾找到全局的最优解。模拟退火算法包括：评价电磁辐射的目标函数，新布局方案的产生机制，以及新方案的接受准则。
3.1、目标函数
为了降低电磁辐射对空间中敏感电路产生的影响，本文采取在DC—DC变换器附近的敏感电路处均匀选择凡个点，根据前文所述模型计算该凡个点位处的电场强度平均值，作为布局优化的目标函数，即
3.2、新方案的产生机制
布局方案的解为6个元件的横坐标与纵坐标。假设当前解为(x1，x2，…，x12)，在当前的布局方案上增加一个扰动量，作为新的布局方案。首先随机产生一组满足标准正态分布的随机数(Y1，Y2，…，Y12)。根据式(14)计算权重z，即
式中，T为当前的退火温度，模拟退火算法需要在温度由高到低的过程中寻找每个温度下的最优解。随着温度逐渐降低．在旧方案上增加的扰动量会逐渐减小，最优方案解也会更精确。
当产生的新解不满足不等式约束vi
3.3、新方案的接收准则
模拟退火算法采用Metropolis接受准则来判断是否接受新方案。Metropolis接受准则为
式巾：F0为旧方案下的平均电场强度；Fnew为新方案下的平均电场强度。当新方案的平均电场强度小于旧方案时，接受这个新方案：当新方案的平均电场强度高于旧方案时，则根据式(17)中给出的概率模型，判断是否接受新的方案。为了排除局部极值的干扰而找到全局的最小值，当退火温度较高时，会很容易接受平均电场强度较高的方案。随着退火温度的逐渐降低，高电场强度的方案被接受的可能性就越小。
4、优化结果与验证
4.1、优化结果分析
编写优化程序对DC—DC变换器的初始布局进行电磁辐射干扰优化，初始布局如表2所示。
设置初始温度为100，温度下降速度为95％，温度下降次数为100次，将元器件布局范围限制在10x10cm的范围内，优化过程如图7所示，在第76次迭代后找到了最优解。
优化结果如表2所示。从表巾可以看出，优化后的布局方案使高频导线的长度从26．1mm减小到10．4mm，减少了60．2％，并使得电路导线分散布置．与实际情7兑符合。
4.2、优化效果仿真验证
为验证优化结果是否准确，如图8所示在solid—works。软件中绘制优化前后的DC／DC变换器j维模型．并导人maxwell仿真平台。电路板尺寸为100x100mm的矩形．厚度为1．6mm。导线设置为铜材料，电路板介质设置为FR4环氧树脂，电路板底层铺一层铜作为接地层，并在电路板上方50mm处设置一层铜片作为敏感电路。
在模型中添加电流激励后，划分网格进行仿真分析，选择仿真停止时间为1.25μs，结果如图9所示，为敏感电路上电场强度分布。优化前敏感电路上产生的电场强度最大值为6.5x10^-8V／m，经过布局优化后产生的电场强度最大值降为1.3x10^-10V/m，降低了两个数量级，验证了优化方案的有效性。
5、结语
文中分析了SiCDC／DC变换器的电磁辐射干扰源，为电路中带有高频时变电流的导线。根据电磁场理论建立了DC／DC变换器周围的空问电磁辐射干扰模型，并基于模拟退火算法提出一种电磁辐射干扰的优化算法，并编写相应的优化程序，得到了优化后的DC／DC变换器元器件布局方案，优化后的布局方案减少了60．2％的高频导线长度，经过仿真验证，优化后的布局方案可以使敏感电路上产生的电场强度减少两个数量级。从优化结果中可以获得布局原则：在尽量减少高频导线尺寸的前提下，将电路导线分散布置。最后，用有限元软件建立仿真模型进行验证，验证了优化策略的有效性。
如您对我们的产品感兴趣，欢迎联系咨询电话：135 1009 9916（微信同号）
想了解更多关于碳化硅功率器件产品知识 请查看碳化硅课堂
