摘要：
随着SiC器件在新能源发电、电动汽车等领域的快速发展，对定制化、高可靠SiC功率模块的需求日益迫切。然而，现有SiC功率模块大多沿用Si模块的封装技术，存在寄生电感大等问题，无法适应SiC器件的高速开关能力，难 以充分发挥SiC器件的优越性能。该文梳理了功率模块的材料选型准则，以及封装工艺方法，给出了自主封装功率模块的测试流程。针对全Si、混合、全SiC功率模块，基于相同的封装技术和测试方法，对比研究了3种功率模块的动态性能和温敏特性，为不同应用需求下的器件选型提供参考。 针对全SiC半桥功率模块，提出了开关损耗的数学模型，并利用实验结果验证了其有效性。此 外，结合功率模块的大量故障案例建立了数学模型，分析封装失效的机理，为下一代SiC功率模块的封装集成研究提供了有益的经验和思路。
关键词：SiC功率模块；Si功率模块；混合功率模块；封装集成方法；失效模式分析
引言
SiC电力电子器件具有高温、高频、高压的工作能力，可以为高效、高功率密度、高可靠变流器提供技术支撑，在智能电网、交通电气化等领域， 具有重要的应用前景。随着制造工艺的不断革新，SiC器件的成本持续下降，SiC MOSFET已成为Si IGBT的潜在替代者。然而，相对于芯片技术的快速进步，封装和测试技术方面的研究相对较少。SiC器件大多沿用Si器件的封装技术，商业化SiC功率模块的最高结温 ≤175℃、寄生电感≥ 20nH，难以充分发挥SiC器件的优越性能，给SiC功率模块的封装技术提出了严峻的挑战。
一些国外企业和高校已经开始关注SiC功率模块的先进封装方法。美国Wolfspeed公司开发了结温超过225℃的高温SiC功率模块，并将功率模块的寄生电感降低到5nH。美国通用电气公司研制的低感SiC功率模块，使用条状交流母排，增大母排宽度，减小寄生电感至4.5nH。德国赛米控公司采用纳米银烧结和SKiN布线技术，研发了SiC功率模块的高温、低感封装方法。德国英飞凌公司采用压接连接技术，研制了高性能SiC功率模块。德国Fraunholfer研究所采用3D集成技术研制了高温(200℃)、低感(≤ 1nH)SiC功率模块。瑞士ABB公司采用3D封装布局，研制了大功率低感SiC功率模块。瑞士ETH采用紧凑化设计，优化功率回路，研制了寄生电感 ≤1nH的低感SiC功 率模块。美国弗吉利亚理工大学通过优化模块布局，研制了高温、大功率SiC JFET功率模块。 美国北卡州立大学将驱动芯片集成到功率模块内部，实现了开关频率高达3.38MHz的SiC功率模块。针对电动汽车应用，美国田纳西大学和橡树林国家实验室研究了集成水冷、双面散热的SiC功率模块。日本尼桑公司基于双层直接敷铜板(direct bonded copper，DBC)封装，研制了低感SiC功率模块，应用于车用电机控制器。日本丰田公司采用双面散热封装技术，研制了高功率密度的SiC车用电机控制器。综上，国外已经掌握了SiC功率模块的先进封装互连技术，然而，国内相关研究尚处于起步阶段，仅有几个企业和高校开始研究功率模块的封装技术，急需梳理功率模块的封装理论和方法，总结功率模块的失效模式，为SiC功率模块的先进封装和性能评测提供理论和方法支撑。
本文针对SiC功率模块的封装进行了研究，梳理了功率模块的设计原则和制作流程，结合全SiC、 全Si和混合功率模块，归纳了功率模块封装互连的关键步骤和工艺，给出了自主封装功率模块的测试流程，建立了SiC功率模块的损耗模型。此外，对3种自主封装功率模块进行了对比研究，印证了SiC器件对先进封装技术的迫切需求。最后，总结了大量的封装失效案例，并建立了失效分析的数学模型，为功率模块的缺陷判断和封装优化提供参考。
一、功率模块的封装方法
功率模块是利用多种互连技术，将多个功率器件封装集成，并实现一定功能的功率电路，能满足芯片的电气互连、绝缘配合、机械支撑、物理保护等基本要求，具有装置体积小、系统成本低、系统可靠性高等优势。此外，相对于分立器件，功率模块的寄生电感小、缓冲吸收电路简单，可适应宽禁带器件的高频工作能力。
功率模块的关键在于封装互连技术和封装材料配合。封装互连技术包括半导体连接技术、引线键合技术、绝缘灌封技术等。同时，不同材料在一定环境条件、负荷工况和电热应力下的响应差别很大， 对功率模块的设计制造和失效分析提出了挑战。
以最常用的引线键合式焊接功率模块为例，梳理SiC半桥功率模块的设计原则和封装工艺流程。 如图1所示，功率模块主要由芯片、DBC、基板和端子构成。DBC为“铜–陶瓷–铜”的三明治结构， 兼顾上层导电、中层绝缘和下层散热的功能。基板为DBC提供机械支撑，并将芯片产生的热量传递至散热器。端子是功率模块与外电路的接口，并提供电能通路及测量端口。
半桥功率模块的内部互连如图2所示。芯片位于DBC上层铜的不同分块上，芯片与DBC上层铜之间、芯片之间均通过键合线传输电流；DBC陶瓷层及下层铜可保证芯片与散热器之间的电气绝缘和热传导。芯片与DBC之间、DBC与底板之间均采用回流焊连接，即先用高温焊料将芯片焊接到DBC上(一次焊接)，然后用低温焊料将DBC焊接在基板上(二次焊接)。
1.1功率模块的设计原则
功率模块的设计包括材料匹配选型和多物理场建模仿真。
1.1.1材料选型
综合考虑材料的电–热–力性能指标，特别是熔点、电导率、传热系数、热膨胀系数、抗拉强度等。 例如，对于焊料的选型，应确保二次焊接时，一次焊接的焊料不发生重熔，两种焊料的熔点之间要留有足够的裕度，并兼顾高导电、高导热性能，以及热膨胀系数的配合。
根据焊料熔点及应用范围，可将焊料熔点划分如图3所示。若功率模块的设计工作温度为150~175℃，避免过高的焊接温度影响芯片性能，一次焊接应选中温区焊料，二次焊料应选低温区焊料。
在此基础上，考虑电导率、热导率、抗拉强度等因素，且二次焊接面积较大，二次焊接焊料的热膨胀系数应与铜接近。
Sn-Pb37焊料具有融化温度低、浸润特性好的优势，被广泛用于二次焊接，而一次焊接的焊料可选择Sn-Pb10等材料。此外，为获得良好的电、热特性及环保性能，往往选用含有Ag、Au的焊料，但成本更高。
1.1.2多物理场建模仿真
功率模块以低感、低热阻、高可靠为设计目标， 综合考虑电–热–力等多物理场耦合的约束条件，如图4所示。
首先，为了优化电学性能，应设计模块的电路拓扑，合理规划芯片布局，尽可能缩短布线长度，实现阻抗匹配，减小寄生电感，避免并联电流不均衡。
其次，为了提高散热性能，应合理设计芯片之间的距离、芯片距DBC边缘的距离、封装结构的各层厚度，以减小热阻、提高功率模块密度。
最后，为了保证功率模块可靠性，计算应力分布，针对应力较高的位置，采用封装结构优化，提高材料界面的温度循环能力。通过功率循环、温度循环仿真测试，预测功率模块的薄弱环节，进一步优化封装结构。
此外，结合功率模块的失效案例，发现模块的缺陷，可以闭环指导封装设计。
1.2功率模块的封装工艺
1.2.1 DBC清洗与芯片归组
如图5所示，硅凝胶被污染产生气泡及雾化， 严重影响绝缘性能。材料清洗是保证模块可靠性的重要步骤，采用有机溶剂和机械能，可以去除离子污染物和微粒污染物。通常将材料浸没在无水乙醇或三氯乙烯中，以40kHz频率超声清洗约5min，再用去离子水将清洗剂洗净，充分加热干燥。
芯片应被分类和归组，以保证一致性。SiC器件的参数分散性明显大于Si器件，容易引起并联器件的电–热应力不均衡，危及功率模块安全。因此，应根据静态特性对芯片进行分类和归组，并联使用时尽量选用静态特性一致的芯片。此外，相对Si芯片，SiC芯片尺寸较小，对静电破坏的耐受能力低，应使用静电消除器保护芯片。
1.2.2芯片焊接
芯片焊接提供芯片与DBC之间的机械支撑与电气连接，常见焊料有焊片或焊膏两种形式。焊片的焊层厚度和涂覆面积容易控制，有利于减少空洞。焊膏涂覆灵活，常采用扩散或丝网印刷等方式， 但难以保证厚度均匀。焊料不能长期暴露在空气中，防止吸水，并保证DBC及芯片干燥，否则会造成焊接失效，甚至爆炸。
焊接工艺常用真空回流焊，以减少焊接空洞，提高焊接可靠性。炉温需根据焊料的回流温度曲线设置，其曲线分段及操作注意事项，如图6所示。 因焊件尺寸和炉内位置不同，实际温度与设置曲线可能存在一定的偏差，必要时，需使用热电偶对回流炉内温度进行校正。
不良焊接的表现如图7所示。焊料预涂覆不均匀，或预热区升温速度太快，都会导致焊料喷溅。
氧化后的焊膏会在非焊接区形成锡球或锡珠，因虹吸效应，在芯片边沿形成爬锡，缩短芯片场限环的爬电距离，造成绝缘隐患。可使用超声清洗，配合丙酮或无水乙醇，去除焊接残留，并在显微镜下确认不存在焊接缺陷。同时，可以利用X光扫描、超声扫描等方法，确认焊接空洞率在可接受范围内。
1.2.3引线键合
电气互连常采用超声键合技术，在芯片或金属之间形成电流通路。键合线的材料、线径和键合点数等参数，应根据电流水平、开关频率和芯片尺寸合理选择，并保证适当的绝缘间距，以防止击穿和临近效应。常见的不良键合及效果如图8所示。可通过推拉应力测试，检验键合线的连接质量。
1.2.4基板及功率端子焊接
将键合完成的DBC涂好低温焊料，压贴在基板表面后，送入回流炉进行二次焊接，同时焊接功率端子，焊接流程与一次焊接相同。焊接后的功率模块如图 9所示。
1.2.5外壳和灌胶封装
灌封硅凝胶可以防止污染，提高绝缘强度。外壳为芯片和硅凝胶提供支持和保护。为满足SiC高温封装的需要，外壳采用熔点为184℃的3D打印玻璃纤维，外壳与基板之间的连接使用熔点为200℃的高温胶。连接完成后，灌少量酒精，测试四周是否封闭。灌封硅凝胶后，将模块放入真空脱泡机中做脱泡处理，静置至硅凝胶固化，即完成封装。 外壳和灌胶的典型不良现象如图10所示。
此外，每一步结束后都应在显微镜下观察是否有芯片损伤，并测量各引脚的电阻是否匹配。功率模块的封装效果如图11所示，在应用前，应对模块的封装性能进行测试。
二、功率模块的对比评估
功率模块的性能与封装和器件密切相关。对于半桥模块，器件可以是全Si(Si IGBT和Si FRD)、 混合(Si IGBT和SiC SBD)、全SiC(SiC MOSFET和SiC SBD)。由表1参数对比可知，传统Si器件可实现SiC器件相同的功率等级，但SiC器件具有开关速度快、du/dt和di/dt高的特点，其封装参数敏感性和温度敏感性与传统Si模块不尽相同。基于前文所述封装工艺和流程，自主封装完成的全SiC、全Si和混合功率模块如图12所示，用于对比研究。
3种器件组合在相同封装结构下的性能差异性还未见文献报道。因此，在相同封装条件下，需要评测全SiC、混合及全Si模块的性能、适用场合及经济性，为功率模块的应用设计提供参考。
以SiC MOSFET的动态行为为例，其典型开关过程如图13所示，开通过程可分为3个阶段。
1、第一阶段(0—t1)，栅极电源VGS向MOSFET电容充电，栅极电压uGS达到阈值电压VTH之前，MOSFET处于截止状态，uGS可以表示为
式中 τ为时间常数，τ =RG(CGS+CGD)，其中RG为驱动电阻，CGS、CGD分别为栅–源电容和米勒电容。
uGS从0到VTH的时间(t1)为开通延迟时间，有：
Si IGBT具有相同的开通延迟原理，但相同功率等级下，Si IGBT的输入电容比SiC MOSFET大， 如表1所示，开通延迟时间更长。通常，SiC MOSFET的开通延迟时间仅有几ns，而Si IGBT为几百ns。
2、第二阶段(t1—t2)，漏极电流iD开始增加，漏源电压保持直流母线电压VDS，直至iD在t2时刻达到负载电流IL，iD可表示为
式中： gm为跨导；k为与器件制造相关的常数。
iD以非线性平方关系随时间增加，如图13所示。持续时间与负载电流相关，有：
3、第三阶段(t2—t3)，iD =IL，漏–源电压uDS由VDS减小至正向导通电压VF，下降速率duDS/dt为
该阶段iG全部为米勒电容充电，uGS、iG分别维持在米勒平台电压VGP和电流IGP，有：
第三阶段持续时间为
由于最大损耗发生在电流峰值IL和电压峰值VDS处，则开通损耗EON可表示为
由于SiC SBD的反向恢复电流可以忽略，则SiC MOSFET的开通损耗近似为全SiC模块的开通损耗。此外，SiC MOSFET的开关速度快，开通电 流的非线性部分可做线性化处理。全SiC半桥功率模块的开通损耗EON可近似为
式中tri =t3−t1为开通时间。
类似地，关断损耗EOFF可表示为
将电压线性化处理，EOFF可以表示为
式中tfu =t6−t4为关断时间。
因此，全SiC半桥功率模块的开关损耗ESW可近似表示为
减小器件的输入电容、驱动电阻，降低负载电流以及直流电压，均利于减小瞬态功率及缩短开关时间，从而降低SiC器件的开关损耗。
基于图14所示的双脉冲测试电路，分别测试不同温度、电流等级下功率模块的性能。在VDS =600V、RG =20Ω、结温温度25℃的测试条件下，3种功率模块的实验结果如图15所示，
负荷电流40A时的动态对比结果如图16所示，
损耗对比结果如图17所示。
如图16(c)所示，由于全SiC模块封装寄生参数与开关速度不匹配，开关过程振荡不可忽略。振荡频率fr为
式中：Lσ为封装寄生电感；Coss为器件的输出电容。根据振荡频率26MHz，可计算自主封装功率模块的寄生电感为24nH。
如图17所示，采用SiC器件后，模块损耗显著减小。对于全Si模块，Si IGBT开通时，Si PiN二极管的反向恢复电流引起较大的开通损耗。对于混合模块，SiC SBD为多数载流子导电器件，其反向恢复电流小，因此混合模块的关断损耗可以比全Si模块减少34%。对于全SiC模块，由于SiC MOSFET没有Si IGBT的拖尾电流，开关速度更快， 开关损耗仅为全Si模块的33%。
在VDS =600V、IL =40A测试条件下，3种功率模块的温度特性如图18所示，损耗与结温的特性如图19所示。
对于全Si模块，在关断过程中双极型器件的载流子寿命具有正温度特性，Si FRD的反向恢复电流、Si IGBT的拖尾电流，在高温下明显增大，150℃下的开关损耗几乎是25℃时的2倍。 得益于SiC SBD的使用，混合模块的开通损耗比全Si模块显著减小，避免了温度对损耗的影响。SiC模块采用多数载流子导电器件，损耗随温度的非常小，仅高温下阈值降低，导致开通损耗减小，而关断损耗稍微变大。
利用式(13)计算全SiC模块的损耗，并对比实验测试结果，进行误差分析，如图20所示，理论计算能较好估计EON和EOFF，误差控制在15%以内。
以全SiC功率模块为例分析封装的特性，其质量、体积、成本占比如图21所示，基板的质量最重，密封剂的体积最大。功率芯片仅占模块总质量0.09%、总体积的0.12%，但所占成本高达90.52%。
由图22可以看出，不同的封装结构对全SiC模块损耗有显著影响。从另一种角度来看，为了实现高品质的功率模块，从优化封装结构及材料选择入手，远比改善芯片性能经济有效。因此，迫切需要先进的封装手段，以配合芯片性能，达到整体性能最优。
综上，全SiC、全Si和混合模块适用领域不同。对于高开关频率场合，全SiC模块是唯一的选择。
当频率在几十kHz以下时，根据散热条件选择混合模块或全Si模块。SiC器件表现了良好的温度特性和较低的损耗，但对线路参数敏感性较强，容易形成振荡，且成本较高；混合器件平衡了损耗和成本，但其损耗和温度特性并没有显著优势；全Si器件在开关频率、损耗及温度特性都有一定限制，但成本远低于其他选择。因此，应根据具体运行条件和成本控制，合理选择功率器件。
三、功率模块的失效分析
通过失效模式分析，可以发现功率模块的薄弱环节，并进一步指导模块的设计和改进。功率模块失效机理如图23所示，根据失效的原因和部位，常见失效方式可分为热击穿失效、过电压击穿失效、栅极失效。
3.1热击穿失效
热击穿失效是最常见的失效模式，主要是高密度电流的热效应导致的。根据芯片损耗PG和封装的耗散功率PO之间的平衡关系，芯片升温的条件为
假定芯片特定位置的散热条件用热阻 Rth表示，可定义热稳定系数S为
若S > 1，任意的温度扰动都会诱发热击穿。温度扰动由高功率产生，漏电流产生的高功率会使高温区域的漏电流进一步升高，形成正反馈；而过电压造成的雪崩击穿区域会向温度较低的区域移动， 形成负反馈。不论何种因素造成温度上升，热击穿总是因为温度达到了半导体材料的本征温度Tint。 此时，热激发的载流子浓度ni等于本底掺杂浓度Ni，ni具有显著的温度依赖性，有：
式中：n0为半导体电子浓度；p0为空穴浓度；Nc为导带有效状态密度；Nv为价带有效状态密度；EF是费米能级；Ei为禁带宽度。
当温度高于Tint时，ni处于主导地位，并随温度指数增加，从而进一步热激发，使ni增加。一旦结温达到Tint，热激发将成为主导机制，载流子即进入正反馈，引起电流集中且热失控，最终达到温度耐受极限而失效。然而，实际工况下必须考虑温度局部过热的影响，低于Tint时，也会发生击穿。
过电流引起的热失效表现为芯片表面烧毁，或局部半导体熔融。过电流可分为稳态过电流和瞬态过电流。
稳态过电流通常出现面积较大的烧毁区域，一般位于芯片源极或发射极中心，键合线引脚处金属融化，严重的过电流甚至会使芯片炸裂，如图24所示。
瞬态过电流可能由电流尖峰或浪涌电流造成， 通常与模块的设计或封装电感有关，特别是键合线接触电阻的作用，常表现为引脚附近单点或多点烧毁，如图25所示。
3.2过电压击穿失效
功率器件的阻断能力受到雪崩击穿的限制，在感性电路的开关过程中，受到电路杂散电感影响， 较高的电流变化率会产生浪涌电压，发生雪崩击穿而导致过电压失效。
功率芯片在关断和开通的过程中，理论上对应着不同的失效位置。将功率芯片的电流分布以图26表示，功率芯片的驱动总线沿芯片边缘场限环分布，驱动信号脉冲从边缘传播到中心需要一段时间，因此芯片边缘场限环附近的晶胞比中间的晶胞先经历开通或关断。以芯片关断的过程为例，如图26(a)所示，若关断过程中电流为i(t)，根据安培环路定律，可将磁场强度H(x, t)表示为
式中：d为电流通道的宽度；2D为芯片的宽度。
假设电流的拖尾时间为tf，di(t)/dt =−IL/tf，i(0) =IL，则x方向的磁场恒为零(Hx =0)，z方向磁场变化率为
根据麦克斯韦方程，有：
式中 μ为半导体材料的磁导率。
若x =D处场强Ey(x=D) =ED=VDS/s(其中s为芯片厚度)，在与原点距离为x处的场强Ey表示为
因此，芯片上不同的点承受不同的关断电压。 在x =d处，有式(24)成立。
对于开通过程，重新建立坐标原点如图 26(b)所示，同样可得式(20)、(21)，替换边界条件di(t)/dt =IL/tf，i(0) =0，Ey(x=D) =ED=0，可将式(23)改写为
由式(23)、(25)可知，关断时，场限环附近的元胞承受的电压应力最大；开通时，芯片中央处的元胞承受的电压应力最大。因此，理想状态下，关断过电压发生在芯片中心，开通过电压发生在芯片边缘第一场限环附近。由于Si IGBT开关速度较慢，过电压击穿并不常见。但是，SiC MOSFET的开关速度快、拖尾时间短，过电压击穿不可忽视。
尽管芯片有一定的过电压裕度，实际上难以避免器件的生产缺陷、封装缺陷及污染物。电场分布对缺陷和污染物十分敏感，尤其是键合线引脚处， 极易产生放电击穿，如图27(a)所示。
此外，焊接不良也是导致过电压击穿的重要因素。爬锡导致芯片爬电距离减小，过电压沿着最短的路径击穿芯片的漏源极之间。芯片底面焊接空洞，导致局部导电缺陷，电场畸变下易发生击穿， 在硅凝胶中形成气泡如图27(b)所示。
过电压击穿通常表现为：在第一场限环附近，芯片表面出现针孔状穿透点，如图27(c)所示。优化封装是避免过电压击穿的有效途径，应合理配置键合线线径和键合方式，减小寄生电感，控制焊料涂覆均匀，避免爬锡和焊接空洞。
3.3栅极失效
根据失效模式，可将SiC MOSFET的栅极失效分为机械损伤失效、过电压失效和过电流失效。
SiC MOSFET的SiO2绝缘层非常薄，超声引线键合容易对栅极造成机械损伤。栅极承受电压时， 电势差通过机械裂纹经过芯片外延层连接至源极，形成最小导电通路，芯片过流失效，如图28(a)所示。适当减小超声键合功率，有助于减少绝缘层损伤，提高栅极可靠性。
SiC MOSFET栅极过电压多为感应过电压。即使栅极驱动电压在额定范围，栅极引线的寄生电感、漏–源极之间的电容耦合，产生的振荡电压也会使栅极氧化层损坏。栅–源过电压击穿如图28(b)所示，由于栅极与源极键合线小于绝缘净距，致使栅极过电压失效。灌注硅凝胶时，应注意速度和方向，保证键合线绝缘距离。
实际失效不一定源于单一失效方式，也可能是多种原因的综合。如图28(c)所示，爬锡与键合线之间被过电压击穿，但仍因过电流发生了局部烧毁。 因此，很难判断芯片失效是过电压失效，还是芯片存在薄弱点，而过电压时是否有大电流经过损坏点也难以确定。因此，失效是多种缺陷的综合表现，功率模块的改进需要全面考虑多个失效因素。
综上，根据过电流失效、过电压失效和栅极失效等常见的失效方式分析，可以发现功率模块的薄弱环节。减小模块热阻利于消除稳态过电流失效， 保持键合线引脚处良好的电接触则可避免瞬态过电流风险。根据芯片参数和寄生电感，合理匹配开关速度，防止过电压失效。在保证可靠性的前提下，适当减小栅极键合功率，可以减小SiC栅极氧化层的损伤。
四、结论
随着SiC器件制造技术的成熟和推广，SiC功率模块的封装技术亟待突破。本文以常用的焊接式功率模块为例，首先梳理了模块的设计目标、制作原则和工艺流程。然后，在相同封装结构和寄生参数下，对比研究了全SiC、混合和全Si功率模块的开关特性、损耗特性、温敏特性。最后，建立了功率模块失效的模型，揭示了SiC功率模块的失效机制，得出以下结论：
1、在动态损耗、温度特性方面，全SiC模块具有明显优势。其中，混合模块的关断损耗比全Si模块减少34%，而全SiC模块的开关损耗仅为全Si模块的33%。SiC功率器件能大幅降低开关损耗，实现高效、高功率密度的变流器。
2、SiC模块的开关特性更加接近于理想开关， 所建立的开关动态模型以及损耗估算方法，与实验结果相比，开关损耗的对比误差小于15%，可以有效评估SiC功率模块的损耗。
3、SiC MOSFET常见的失效方式有过电流热击穿、过电压击穿和栅极失效等。热击穿表现为芯片熔融，关断过电压发生在芯片边缘第一场限环附近，开通过电压发生在芯片中心。栅极失效为SiC MOSFET尤其需要关注的失效模式。
因此，可根据应用工况、开关频率和散热条件， 合理选择功率器件。高频工况选用全SiC功率模块，应选择参数分散性一致的芯片，严格控制封装寄生参数，以抑制振荡和电流不均衡。中低频选工况择全Si模块或混合模块，建立计及电热效应的损耗模型，以满足不同工作温度下的散热要求。
如您对我们的产品感兴趣，欢迎联系咨询电话：135 1009 9916（微信同号）
想了解更多关于碳化硅功率器件产品知识 请查看碳化硅课堂
